面向物联网的亚阈值CMOS电平转换电路及实现方法技术

本发明专利技术公开了面向物联网的亚阈值CMOS电平转换电路及实现方法，在本发明专利技术中的亚阈值电平转换器，通过利用前级电流镜(包括两个正常阈值电压PMOS，一个高阈值电压PMOS和两个低阈值电压NMOS)阈值MOS器件优化及平衡了整体转换器的上拉和下拉网络(交叉耦合电路上拉下拉网络分别有两个高阈值PMOS和两个低阈值NMOS组成)的驱动能力，实现了低延时、低功耗、小面积和超低亚阈值电压输入的设计目标。

Subthreshold CMOS level conversion circuit and implementation method for Internet of things

The present invention discloses iot-oriented sub threshold CMOS level conversion circuit and the realization method of the sub threshold voltage converter in the invention, through the use of pre stage current mirror (including two normal PMOS threshold voltage, a high threshold voltage of two PMOS and a low threshold voltage NMOS) MOS threshold optimization and the whole converter the pull-up and pull-down network balance (cross coupling circuit pull-down network are respectively two PMOS and two high threshold low threshold NMOS) driving ability, achieves the design goal of low delay, low power consumption, small area and low threshold voltage input.

【技术实现步骤摘要】
面向物联网的亚阈值CMOS电平转换电路及实现方法
本专利技术涉及多电源电压集成电路设计领域，特别涉及面向物联网的亚阈值CMOS电平转换电路及实现方法，该亚阈值CMOS电平转换电路具有高速、能量高效、宽输入范围的突出特性。
技术介绍
多电源电压技术已被广泛应用于现代低功耗集成电路设计中(Y.Kim,I.Hong,andH.-J.Yoo,“A0.5v54wultra-low-powerrecognitionprocessorwith93.5compression,”inIEEEInt.Solid-StateCircuitsConf.(ISSCC)Dig.Tech.Papers,SanFrancisco,CA,Feb2015,pp.330-331)。该技术将电路分成不同的模块，各个模块工作在各自不同的电源中：非关键块模块使用提供近/低阈值电压(VDDL)以优化功耗，而较高的电压(VDDH)提供给关键模块实现速度最大化。因此，电平移位器成为不同电压域之间通信的不可或缺的电路单元。同时，由于现代集成电路设计的数据带宽增加，电平转换器的数量显着增加。为了优化整个设计的性能，电平转换器必须实现低功率，小面积和低传播延迟的技术目标。目前的CMOS电平转化器都是基于两种传统的电平转换器：一种是交叉耦合电平转换器；另一种是基于电流镜的电平转换器。图1(a)-图1(b),为两个传统电平转换器的原理图。其中，图1(a)的交叉耦合电平移位器利用一对交叉耦合的PMOS对(MP1和MP2)中的正反馈产生全摆幅电压输出。但是，当输入电压低于NMOS的阈值电压时，下拉的NMOS对(MN1和MN2)的驱动强度将比上拉的PMOS对的驱动强度弱很多。因此，输出逻辑可能无法切换。这个问题可以通过将NMOS的尺寸增加几个数量级来解决，同时需要更大的功耗和硅面积。图1(b)中的另一种传统电平移位器利用电流镜实现电平的转化。但是该转化器的缺点为当输入为高电平时，流过MP1的电流会引起的较大的静态功率。另外，目前的电平转换器普遍都存在功率泄漏比较大、输入电平范围窄以及从低电平到高电平转换的延迟时间较长的问题。
技术实现思路
本专利技术要解决的技术问题是，提供一种面向物联网的低延时，能量高效、超低电压输入的亚阈值电平转换器。解决上述技术问题，本专利技术提供了亚阈值电平转换器，其包括了：具有反馈回路的电流镜和交叉耦合电路，并通过前级电流镜和多阈值MOS器件来平衡整体转换器的上拉和下拉网络的驱动能力，实现了该转化器功耗、速度和面积的最优化。具体地，在本专利技术中提供了一种亚阈值CMOS电平转换电路，包括：输入缓冲器、反馈回路的电流镜、交叉耦合电路以及输出缓冲器，所述输入缓冲器作为低阈值电压的反相器，所述交叉耦合电路的输出经输出缓冲器输出，所述反馈回路的电流镜位于前级，与位于后级的交叉耦合电路相连，所述反馈回路的电流镜将输入电压提升至所述交叉耦合电路中NMOS的阈值之上。更进一步，所述反馈回路的电流镜包括：第一正常阈值电压PMOS、第二正常阈值电压PMOS、第一高阈值电压PMOS，所述第一正常阈值电压PMOS和第二正常阈值电压PMOS的源极分别接高供电电压，所述第一正常阈值电压PMOS的漏极接所述第一高阈值电压PMOS的源极，还包括：第一低阈值电压NMOS、第二低阈值电压NMOS，所述第一低阈值电压NMOS的源极接地，所述第二正常阈值电压PMOS的漏极接所述第二低阈值电压NMOS的漏极，所述第二低阈值电压NMOS的源极接地，所述第一正常阈值电压PMOS和所述第二正常阈值电压PMOS的栅极接所述第一正常阈值电压PMOS的漏极，所述第一高阈值电压PMOS的栅极接所述第二正常阈值电压PMOS的漏极；同时，将所述第一低阈值电压NMOS的栅极作为所述电流镜的第一输入端接输入缓冲器的一端，将所述第二低阈值电压NMOS的栅极作为所述电流镜的第二输入端接输入缓冲器的另一端；将所述第一正常阈值电压PMOS的漏极作为所述电流镜的第一输出端，将所述第二正常阈值电压PMOS的漏极作为所述电流镜的第二输出端。更进一步，所述交叉耦合电路包括：第三低阈值电压NMOS、第四低阈值电压NMOS、第四高阈值电压PMOS以及第五高阈值电压PMOS，所述第四高阈值电压PMOS和所述第五高阈值电压PMOS的源极接高供电电压，所述第四高阈值电压PMOS的栅极接所述第五高阈值电压PMOS的漏极，所述第五高阈值电压PMOS的栅极接第四高阈值电压PMOS的漏极；所述第三低阈值电压NMOS的漏极接所述第四高阈值电压PMOS的漏极，所述第四低阈值电压NMOS的漏极接第五高阈值电压PMOS的漏极，所述第三低阈值电压NMOS的源极和第四低阈值电压NMOS的源极接地；将所述第三低阈值电压NMOS的栅极接所述反馈回路的电流镜的第二输出端，将所述第四低阈值电压NMOS的栅极接所述反馈回路的电流镜的第二输出端；将所述第五高阈值电压PMOS的漏极作为所述亚阈值CMOS电平转换电路的输出端。本专利技术的有益效果：在本专利技术中的亚阈值电平转换器，通过利用前级电流镜和多阈值MOS器件优化及平衡了整体转换器的上拉和下拉网络(交叉耦合电路上拉下拉网络分别有两个高阈值PMOS和两个低阈值NMOS组成)的驱动能力，实现了低延时、低功耗、小面积和超低亚阈值电压输入的设计目标。附图说明图1(a)、(b)是现有技术中的电平转换器结构示意图；图2是本专利技术一实施例中的亚阈值电平转换器的结构示意图；图3是工作原理配合其各节点的瞬态仿真波形示意图；图4是电平转换器的总功耗和VDDL关系示意图；图5是漏电流和输入VDDL关系示意图；图6是VDDL和传播延迟的对应关系示意图；图7是0.2V转换为1.2V时的工作频率和总功耗、总能量消耗的关系示意图；图8是本专利技术的实现方法流程示意图。具体实施方式现在将参考一些示例实施例描述本公开的原理。可以理解，这些实施例仅出于说明并且帮助本领域的技术人员理解和实施例本公开的目的而描述，而非建议对本公开的范围的任何限制。在此描述的本公开的内容可以以下文描述的方式之外的各种方式实施。如本文中所述，术语“包括”及其各种变体可以被理解为开放式术语，其意味着“包括但不限于”。术语“基于”可以被理解为“至少部分地基于”。术语“一个实施例”可以被理解为“至少一个实施例”。术语“另一实施例”可以被理解为“至少一个其它实施例”。请参考图2是本专利技术一实施例中的亚阈值电平转换器的结构示意图，一种亚阈值CMOS电平转换电路，包括：输入缓冲器、反馈回路的电流镜、交叉耦合电路以及输出缓冲器，所述输入缓冲器作为低阈值电压的反相器，所述交叉耦合电路的输出经输出缓冲器输出，所述反馈回路的电流镜位于前级，与位于后级的交叉耦合电路相连，所述反馈回路的电流镜将输入电压提升至所述交叉耦合电路中NMOS的阈值之上。通过利用前级电流镜将输入电压提升到交叉耦合电路中NMOS的阈值之上，平衡优化了上来下拉网络的驱动力，实现了功耗、延时的最优化，输入电压的宽范围。作为本实施例中的优选，所述反馈回路的电流镜包括：第一正常阈值电压PMOS1、第二正常阈值电压PMOS2、第一高阈值电压PMOS3，所述第一正常阈值电压PMOS1和第二正常阈值电压PMOS2的源极分别接高供电电压，所述第一正常阈本文档来自技高网...

【技术保护点】
一种亚阈值CMOS电平转换电路，其特征在于，包括：输入缓冲器、反馈回路的电流镜、交叉耦合电路以及输出缓冲器，所述输入缓冲器作为低阈值电压的反相器，所述交叉耦合电路的输出经输出缓冲器输出，所述反馈回路的电流镜位于前级，与位于后级的交叉耦合电路相连，所述反馈回路的电流镜将输入电压提升至所述交叉耦合电路中NMOS的阈值之上。

【技术特征摘要】
1.一种亚阈值CMOS电平转换电路，其特征在于，包括：输入缓冲器、反馈回路的电流镜、交叉耦合电路以及输出缓冲器，所述输入缓冲器作为低阈值电压的反相器，所述交叉耦合电路的输出经输出缓冲器输出，所述反馈回路的电流镜位于前级，与位于后级的交叉耦合电路相连，所述反馈回路的电流镜将输入电压提升至所述交叉耦合电路中NMOS的阈值之上。2.根据权利要求1所述的亚阈值CMOS电平转换电路，其特征在于，所述反馈回路的电流镜包括：第一正常阈值电压PMOS、第二正常阈值电压PMOS、第一高阈值电压PMOS，所述第一正常阈值电压PMOS和第二正常阈值电压PMOS的源极分别接高供电电压，所述第一正常阈值电压PMOS的漏极接所述第一高阈值电压PMOS的源极，还包括：第一低阈值电压NMOS、第二低阈值电压NMOS，所述第一低阈值电压NMOS的源极接地，所述第二正常阈值电压PMOS的漏极接所述第二低阈值电压NMOS的漏极，所述第二低阈值电压NMOS的源极接地，所述第一正常阈值电压PMOS和所述第二正常阈值电压PMOS的栅极接所述第一正常阈值电压PMOS的漏极，所述第一高阈值电压PMOS的栅极接所述第二正常阈值电压PMOS的漏极；同时，将所述第一低阈值电压NMOS的栅极作为所述电流镜的第一输入端接输入缓冲器的一端，将所述第二低阈值电压NMOS的栅极作为所述电流镜的第二输入端接输入缓冲器的另一端；将所述第一正常阈值电压PMOS的漏极作为所述电流镜的第一输出端，将所述第二正常阈值电压PMOS的漏极作为所述电流镜的第二输出端。3.根据权利要求1所述的亚阈值CMOS电平转换电路，其特征在于，所述交叉耦合电路包括：第三低阈值电压NMOS、第四低阈值电压NMOS、第四高阈值电压PMOS以及第五高阈值电压PMOS，所述第四高阈值电压PMOS和所述第五高阈值电压PMOS的源极接高供电电压，所述第四...

【专利技术属性】
技术研发人员：曹元，邱少平，
申请(专利权)人：大家传承网络科技深圳有限公司，
类型：发明
国别省市：广东,44