一种使用时序路径提取电路拓扑的方法技术

本发明专利技术公开了一种使用时序路径提取电路拓扑的方法，包括：根据所要可视化的时序路径在电子设计自动化工具中产生时序路径报告；根据所述时序路径报告提取拓扑图信息参数；根据所述拓扑图信息参数输出可视化的电路拓扑图或与所述可视化的电路拓扑图对应的仿真文件。本发明专利技术具有如下优点：可以根据用户需求获取相应的时序路径参数，进而生成指定的时序路径报告，最终生成用户所需的可视化的电路拓扑图或与所述可视化的电路拓扑图对应的仿真文件，具有拓扑提取效率高和准确性高的优点。

A method of extracting circuit topology using time series path

The invention discloses a method using sequential path extraction circuit topology includes: according to the timing path to visualize the resulting timing path report in electronic design automation tools; according to the topology information extraction path timing report parameters; according to the simulation circuit topology file corresponding circuit topology diagram of the topology information output parameters the visualization and the visualization of the or. The invention has the following advantages: can obtain timing paths corresponding parameters according to user needs, and then generate the specified path timing report, circuit topology circuit simulation file corresponding to the final topology visualization required by the user or with the visualization, has high extraction efficiency and high accuracy of topology.

【技术实现步骤摘要】
一种使用时序路径提取电路拓扑的方法
本专利技术涉及ASIC芯片设计领域，具体涉及一种使用时序路径提取电路拓扑的方法。
技术介绍
在ASIC芯片设计过程中，通常涉及到对芯片或某一设计模块的静态时序分析及电路网表修改。静态时序分析通常需要对电路的某一路径进行时序分析，分析结果通常产生很长的文本报告来显示电路路径中包含的器件，输入输出连接，及路径时间。当设计人员对电路网表进行修改时，通常需要根据时序路径了解电路拓扑结构或功能，从而确定如何对此网表部分进行修改，但在较复杂的拓扑情形下，手工推导会造成比较大的麻烦。
技术实现思路
本专利技术旨在至少解决上述技术问题之一。为此，本专利技术的目的在于提出一种拓扑提取效率高和准确性高的使用时序路径提取电路拓扑的方法。为了实现上述目的，本专利技术的实施例公开了一种使用时序路径提取电路拓扑的方法，包括以下步骤：S1：根据所要可视化的时序路径在电子设计自动化工具中产生时序路径报告；S2：根据所述时序路径报告提取拓扑图信息参数；S3：根据所述拓扑图信息参数输出可视化的电路拓扑图或与所述可视化的电路拓扑图对应的仿真文件。进一步地，根据用户输入的时序路径参数在电子设计自动化工具中产生所述时序路径报告。进一步地，所述时序路径为ASIC(ApplicationSpecificIntegratedCircuit)设计使用的电子设计自动化工具时序分析工具产生的时序路径。进一步地，在步骤S2中，通过预先建立的电路元件库对时序路径报告进行识别得到所述拓扑图信息参数。进一步地，所述电路元件库以文件形式存储，并根据文件调取指令进行调取。进一步地，所述电路元件库存储有：时序路径中使用的电路器件模型名、器件输入输出管脚列表、器件功能逻辑表达、器件仿真逻辑表达和器件是否显示选项。根据本专利技术实施例的使用时序路径提取电路拓扑的方法，可以根据用户需求获取相应的时序路径参数，进而生成指定的时序路径报告，最终生成用户所需的可视化的电路拓扑图或与所述可视化的电路拓扑图对应的仿真文件，具有拓扑提取效率高和准确性高的优点。本专利技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。附图说明本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：图1是本专利技术一个实施例的用时序路径提取电路拓扑的方法的流程图；图2是本专利技术一个实施例的时序路径的示意图。具体实施方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。参照下面的描述和附图，将清楚本专利技术的实施例的这些和其他方面。在这些描述和附图中，具体公开了本专利技术的实施例中的一些特定实施方式，来表示实施本专利技术的实施例的原理的一些方式，但是应当理解，本专利技术的实施例的范围不受此限制。相反，本专利技术的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。以下结合附图描述本专利技术。图1是本专利技术一个实施例的使用时序路径提取电路拓扑的方法的流程图。如图1所示，一种使用时序路径提取电路拓扑的方法，包括以下步骤：S1：根据所要可视化的时序路径在电子设计自动化工具中产生时序路径报告。具体地，在EDA工具中运行获得时序路径的命令，以得到时序路径报告。以SYNOPSYSDC为例，输入命令report_timing–toxxx即可报告出到电路节点xxx的所有时序路径。类似的report_timging–fromxxx可报告出从电路节点xxx到寄存器或端口的所有时序路径。在本专利技术的一个实施例中，在步骤S1中，根据用户输入的时序路径参数在电子设计自动化工具中产生时序路径报告。即输入想要查看电路拓扑图的时序路径后，即可通过EDA工具产生时序路径报告。在本专利技术的一个实施例中，时序路径为ASIC设计使用的电子设计自动化工具时序分析工具产生的时序路径。通过使用ASIC设计使用的电子设计自动化工具可以很方便地、容易地根据用户需求获得相应的时序路径报告。S2：根据时序路径报告提取拓扑图信息参数。在本专利技术的一个是实施例中，通过预先建立的电路元件库对时序路径报告进行识别得到拓扑图信息参数。在本专利技术的一个是实施例中，电路元件库以文件形式存储，并根据文件调取指令进行调取。在本专利技术的一个是实施例中，电路元件库存储有：时序路径中使用的电路器件模型名、器件输入输出管脚列表、器件功能逻辑表达、器件仿真逻辑表达和器件是否显示选项。具体地，建立电路元件库，电路元件库以文件的形式存储。在电路元件库中包括管脚及功能信息，包括电路器件模型名，器件输入输出管脚列表，器件功能逻辑表达，器件仿真逻辑表达，器件是否要在拓扑图中显示等信息。在本专利技术的一个示例中，电路元件库中包括一个AND的电路元件模型，如下所示：其中，输出管脚为X，输入管脚为A1,A2。该电路元件模型实现了A1andA2的逻辑功能，在仿真时使用逻辑表达A1&A2进行逻辑功能模拟。该电路元件在电路拓扑图中必须显示。在逻辑拓扑中，有些元件的有无对于电路逻辑功能是不关心的，如电路缓冲buf,只是电路电特性的影响。因此这些电器件可以不在电路拓扑图中显示以简化拓扑图。如电路元件库例子中BUF的display被标记为no表示在电路拓扑图不显示。读入上述格式的电路元件库后，就可以将S1中得到的时序路径节点进行识别，可以识别出节点的功能，输入输出端口，是否在拓扑图中显示等信息。S3：根据拓扑图信息参数输出可视化的电路拓扑图或与可视化的电路拓扑图对应的仿真文件。具体地，根据得到的时序路径，将各个时序路径上的电路节点进行分解，根据节点的连接关系构建各个节点拓扑连接。图2是本专利技术一个实施例的时序路径的示意图。如图2所示，在本专利技术的一个示例中，包括两条时序路径，分别为：路径1：路径2：读入此时序路径文件，将每条路径的电路节点进行分解识别，如路径1中的节点U2441/A1(AND)被分解为电路元件模型名AND,电路元件识别名U2441,电路元件输入端口A1，记录下这些信息。分解的过程需要电路元件库支持来识别电路元件。例如分解出电路元件模型名AND时，可以查询S2建立的电路元件库信息，查询到该电路模型的端口A1是输入端口，其功能是实现A1andA2,仿真功能是实现A1&A2。类似的，如路径2中的节点U2441/X(AND)进行同样的分解可以得到电路元件模型名AND,电路元件识别名U2441,电路元件输出端口X。依据同样的分解方法，将所有的时序路径节点分解完毕。分解中，我们会发现路径1和路径2都经过了同一电路元件U2441,路径1通过A1输入端口与U2441连接，路径2通过A2输入端口与U2441连接，这样两条路径通过U2441建立了连接关系，记录下此信息。如此，当分析完所有的时序路径时，就建立了所有电路元件的端口，功能，信息及端口连接信息库。形成了所有时序路径所在的电路拓扑关系。搜集分解得到的电路拓扑关系信息，将记录这些信息的数据结构变换为方便输出使用的数据结构，最后利用这些数据结构信息，输出可以被画图程序解析的文件格式以用于图像输出，输出可被本文档来自技高网...

【技术保护点】
一种使用时序路径提取电路拓扑的方法，其特征在于，包括以下步骤：S1：根据所要可视化的时序路径在电子设计自动化工具中产生时序路径报告；S2：根据所述时序路径报告提取拓扑图信息参数；S3：根据所述拓扑图信息参数输出可视化的电路拓扑图或与所述可视化的电路拓扑图对应的仿真文件。

【技术特征摘要】
1.一种使用时序路径提取电路拓扑的方法，其特征在于，包括以下步骤：S1：根据所要可视化的时序路径在电子设计自动化工具中产生时序路径报告；S2：根据所述时序路径报告提取拓扑图信息参数；S3：根据所述拓扑图信息参数输出可视化的电路拓扑图或与所述可视化的电路拓扑图对应的仿真文件。2.根据权利要求1所述的方法，其特征在于，在步骤S1中，根据用户输入的时序路径参数在电子设计自动化工具中产生所述时序路径报告。3.根据权利要求1所述的方法，其特征在于，所述时序路径为A...

【专利技术属性】
技术研发人员：李陆军，黄银和，
申请(专利权)人：北京国睿中数科技股份有限公司，
类型：发明
国别省市：北京,11