高速缓存的一致性状态预置方法及系统技术方案

本发明专利技术公开了一种高速缓存的一致性状态预置方法及系统，包括以下步骤：获取随机物理地址映射至所述高速缓存中，其中，所述物理地址包括缓存标记位和缓存索引位；获取映射到所述高速缓存中随机的物理地址对应的一致性状态，其中，所述物理地址的一致性状态位包含多种状态，而对应物理地址的一致性状态位中只允许是一种状态；将所述物理地址和所述一致性状态写入所述高速缓存中。本发明专利技术节省了指令发送的条数并降低了状态跳转的时间。

Cache conformance preposition method and system

【技术实现步骤摘要】
高速缓存的一致性状态预置方法及系统
本专利技术涉及高速缓存
，特别涉及一种高速缓存的一致性状态预置方法及系统。
技术介绍
由于单芯片日益增长的容量允许设计者将多个处理器设计到一块单独的芯片上，从而称这种方法为单芯片多处理器。在这样的设计中多处理器需要共享一些资源和部分私有资源。而对于共享高速缓存这部分中，从而引入了多核处理器高速缓存一致性协议。高速缓存一致性协议关键是跟踪所有共享数据块的状态。在多处理器系统即在多个允许缓冲共享数据的系统中，同一个主存单元的数据可能在多个高速缓存中都有备份。高速缓存一致性主要是更加有效的维护同一个主存单元的多个数据备份一致性。即如何将多个数据备份保持最新的数据，从而避免多个高速缓存带来数据不同步问题。然而高速缓存一致性验证时候由于高速缓存起始的状态都只是无效态，在现有的缓存一致性随机验证时候，随机方案就是以多核验证平台通过随机本地核指令和对应的地址和远程核指令和对应的地址更改本地高速缓存的状态。远程核访问本地核缓存中的数据需要通过外部总线，因此在访问本地核缓存数据导致更改本地核高速缓存的状态跳转需要耗用的仿真时间比较久。在高速缓存一致性的验证中，由于本地核高速缓存中状态改变是通过本地核指令改变本地核高速缓存或者远程核访问本地核中高速缓存中的数据改变。在本地核更改高速缓存状态需要通过取指、指令译码、访存指令派遣、访存指令发射、访存指令执行、判定访存指令对高速缓存的命中\缺失等步骤后，才可以更改本地核高速缓存的状态。而整个流程在需要耗费的仿真时间比较长。在远程核访问本地核高速缓存中的数据时，可以引起本地核高速缓存中状态改变，引起的改变成为远程核改变本地核高速缓存状态。而远程核的访问需要经过外部监听总线桥进行。在通过外部监听总线访问本地核时，在通过远程核向监听总线发起请求，到外部监听总线反馈信息中所要耗时的仿真时间周期较长。由于本地核高速缓存中的状态的跳转可能需要多次本地核访存指令和远程核访问本地核中高速缓存数据后才能满足状态的跳转。从而导致要达某一高速缓存状态需要耗去较长的仿真时间。在缓存一致性的验证过程中，在验证平台启动过程前缓存一致性的状态为I。对应缓存一致性状情况下：情景1：本地核缓存一致性状态由共享态跳转到修改态。本地核需要发送一条读指令并且是读缺失使本地核缓存状态由无效态跳转到共享态，然后本地核还需要发送一条与读指令相同物理地址的写指令使本地核由共享态跳转到修改态。情景2：本地核缓存一致性状态由所有者态跳转到修改态。首先是本地核需要发送一条写指令并且是写缺失使本地核缓存状态由无效态跳转到修改态，之后远程核启动，并且发送一条与本地核地址相同的读指令且读缺失，使其通过总线访问本地核缓存，使本地核缓存状态由修改态跳转到所有者态。而后本地核再发送一条相同物理地址的写指令，才能使本地核的状态由所有者态跳转到修改态。
技术实现思路
本专利技术旨在至少在一定程度上解决上述相关技术中的技术问题之一。为此，本专利技术的一个目的在于提出一种高速缓存的一致性状态预置方法。该方法节省了指令发送的条数并降低了状态跳转的时间。本专利技术的另一个目的在于提出一种高速缓存的一致性状态预置系统。为了实现上述目的，本专利技术的一方面公开了一种高速缓存的一致性状态预置方法，该方法包括以下步骤：获取随机物理地址映射至所述高速缓存中，其中，所述物理地址包括缓存标记位和缓存索引位；获取映射到所述高速缓存中随机的物理地址对应的一致性状态，其中，所述物理地址的一致性状态位包含多种状态，而对应物理地址的一致性状态位中只允许是一种状态；将所述物理地址和所述一致性状态写入所述高速缓存中。根据本专利技术的高速缓存的一致性状态预置方法，通过高速缓存的大小随机出需要写入高速缓存中的物理地址数量，随机出需要映射到高速缓存中的物理地址和随机出对应物理地址的一致性状态位，节省了指令发射的条数和降低一致性状态跳转的时间。另外，根据本专利技术上述实施例的高速缓存的一致性状态预置方法还可以具有如下附加的技术特征：进一步地，还包括：对所述高速缓存的一致性状态进行验证。进一步地，所述对所述高速缓存的一致性状态进行验证的步骤包括：如果所述高速缓存的一致性状态由第一状态跳转至目标状态，则将所述高速缓存的一致性状态预置为所述第一状态；并根据跳转至所述目标状态对应的指令，由本地核向所述高速缓存发射相应的指令，以将所述高速缓存的一致性状态直接由所述第一状态跳转至所述目标状态。进一步地，所述第一状态为共享态，所述目标状态为修改态，则将所述高速缓存的一致性状态预置为所述共享态，并发送写指令且写命中指令以将所述高速缓存的一致性状态由所述共享态跳转至所述修改态。进一步地，所述第一状态为所有者态，所述目标状态为修改态，则将所述高速缓存的一致性状态预置为所述所有者态，并发送写指令且写命中指令以将所述高速缓存的一致性状态由所述所有者态跳转至所述修改态。本专利技术的另一方面公开了一种高速缓存的一致性状态预置系统，包括：获取模块，用于获取随机物理地址映射至所述高速缓存中，其中，所述物理地址包括缓存标记位和缓存索引位，并获取映射到所述高速缓存中随机的物理地址对应的一致性状态，其中，所述物理地址的一致性状态位包含多种状态，而对应物理地址的一致性状态位中只允许是一种状态；写入模块，用于将所述物理地址和所述一致性状态写入所述高速缓存中。根据本专利技术的高速缓存的一致性状态预置系统，通过高速缓存的大小随机出需要写入高速缓存中的物理地址数量，随机出需要映射到高速缓存中的物理地址和随机出对应物理地址的一致性状态位，节省了指令发射的条数和降低一致性状态跳转的时间。另外，根据本专利技术上述实施例的高速缓存的一致性状态预置系统还可以具有如下附加的技术特征：进一步地，还包括：一致性验证模块，用于在所述高速缓存的一致性状态由第一状态跳转至目标状态时，将所述高速缓存的一致性状态预置为所述第一状态，并根据跳转至所述目标状态对应的指令，由本地核向所述高速缓存发射对应的指令，以将所述高速缓存的一致性状态直接由所述第一状态跳转至所述目标状态。进一步地，所述一致性验证模块用于：所述第一状态为共享态，所述目标状态为修改态，则将所述高速缓存的一致性状态预置为所述共享态，并发送写指令且写命中指令以将所述高速缓存的一致性状态由所述共享态跳转至所述修改态。进一步地，所述一致性验证模块用于：所述第一状态为所有者态，所述目标状态为修改态，则将所述高速缓存的一致性状态预置为所述所有者态，并发送写指令且写命中指令以将所述高速缓存的一致性状态由所述所有者态跳转至所述修改态。本专利技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。附图说明本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：图1是根据本专利技术一个实施例的高速缓存的一致性状态预置方法的流程图；图2是根据本专利技术另一个实施例的高速缓存的一致性状态预置方法的流程图；以及图3是根据本专利技术一个实施例的高速缓存的一致性状态预置系统的结构图。具体实施方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例本文档来自技高网...

【技术保护点】
一种高速缓存的一致性状态预置方法，其特征在于，包括以下步骤：获取随机物理地址映射至所述高速缓存中，其中，所述物理地址包括缓存标记位和缓存索引位；获取映射到所述高速缓存中随机的物理地址对应的一致性状态，其中，所述物理地址的一致性状态位包含多种状态，而对应物理地址的一致性状态位中只允许是一种状态；将所述物理地址和所述一致性状态写入所述高速缓存中。

【技术特征摘要】
1.一种高速缓存的一致性状态预置方法，其特征在于，包括以下步骤：获取随机物理地址映射至所述高速缓存中，其中，所述物理地址包括缓存标记位和缓存索引位；获取映射到所述高速缓存中随机的物理地址对应的一致性状态，其中，所述物理地址的一致性状态位包含多种状态，而对应物理地址的一致性状态位中只允许是一种状态；将所述物理地址和所述一致性状态写入所述高速缓存中。2.根据权利要求1所述的高速缓存的一致性状态预置方法，其特征在于，还包括：对所述高速缓存的一致性状态进行验证。3.根据权利要求2所述的高速缓存的一致性状态预置方法，其特征在于，所述对所述高速缓存的一致性状态进行验证的步骤包括：如果所述高速缓存的一致性状态由第一状态跳转至目标状态，则将所述高速缓存的一致性状态预置为所述第一状态；并根据跳转至所述目标状态对应的指令，由本地核向所述高速缓存发射相应的指令，以将所述高速缓存的一致性状态直接由所述第一状态跳转至所述目标状态。4.根据权利要求3所述的高速缓存的一致性状态预置方法，其特征在于，所述第一状态为共享态，所述目标状态为修改态，则将所述高速缓存的一致性状态预置为所述共享态，并发送写指令且写命中指令以将所述高速缓存的一致性状态由所述共享态跳转至所述修改态。5.根据权利要求3所述的高速缓存的一致性状态预置方法，其特征在于，所述第一状态为所有者态，所述目标状态为修改态，则将所述高速缓存的一致性状态预置为所述所有者态，并发送写指令且写命中指令以将所述高速缓存的一致性状态...

【专利技术属性】
技术研发人员：贺庆礼，邱剑，商家玮，
申请(专利权)人：北京国睿中数科技股份有限公司，
类型：发明
国别省市：北京,11