隧道场效应晶体管及其制作方法技术

竖直集成的晶体管器件增大了器件的有效的有源区域而改进了器件的性能特性。晶体管器件可以包括：多个栅极元件；多个源极漏极元件，平行于多个栅极元件延伸并且与其水平地间隔开；以及多个鳍元件，平行于多个栅极元件延伸并且与其竖直地间隔开，其中多个鳍元件中的每个鳍元件与多个鳍元件中的其他鳍元件中的每个鳍元件水平地间隔开第一距离。

Tunnel field effect transistor and its fabrication methods

The vertical integrated transistor device improves the active active region of the device and improves the performance characteristics of the device. \u6676\u4f53\u7ba1\u5668\u4ef6\u53ef\u4ee5\u5305\u62ec\uff1a\u591a\u4e2a\u6805\u6781\u5143\u4ef6\uff1b\u591a\u4e2a\u6e90\u6781\u6f0f\u6781\u5143\u4ef6\uff0c\u5e73\u884c\u4e8e\u591a\u4e2a\u6805\u6781\u5143\u4ef6\u5ef6\u4f38\u5e76\u4e14\u4e0e\u5176\u6c34\u5e73\u5730\u95f4\u9694\u5f00\uff1b\u4ee5\u53ca\u591a\u4e2a\u9ccd\u5143\u4ef6\uff0c\u5e73\u884c\u4e8e\u591a\u4e2a\u6805\u6781\u5143\u4ef6\u5ef6\u4f38\u5e76\u4e14\u4e0e\u5176\u7ad6\u76f4\u5730\u95f4\u9694\u5f00\uff0c\u5176\u4e2d\u591a\u4e2a\u9ccd\u5143\u4ef6\u4e2d\u7684\u6bcf\u4e2a\u9ccd\u5143\u4ef6\u4e0e\u591a\u4e2a\u9ccd\u5143\u4ef6\u4e2d\u7684\u5176\u4ed6\u9ccd\u5143\u4ef6\u4e2d\u7684\u6bcf\u4e2a\u9ccd\u5143\u4ef6\u6c34\u5e73\u5730\u95f4\u9694\u5f00\u7b2c\u4e00\u8ddd\u79bb\u3002

【技术实现步骤摘要】
【国外来华专利技术】隧道场效应晶体管及其制作方法
本公开一般地涉及隧道场效应晶体管，并且更具体地但不排他地涉及FinFET。
技术介绍
在摩尔定律的指导下，CMOS技术40年来在大小上一直在缩小。为了继续缩放，已经向Si平台添加了高k金属栅极堆叠、应变且非平面的架构，以增强驱动电流同时抑制短沟道效应。然而，普通的CMOC缩放进入到～0.5V的Vdd极限，并且利用传统的CMOS晶体管基本上不能进一步缩放功率。需要与已缩放的CMOS可以有利地相比较的替代方法。一种这样的替代方案是隧道场效应晶体管(TFET)。已经了解的是，TFET由于其本质上低的亚阈值摆幅和低的关断状态泄漏而具有用于低功率应用的优点。除了传统CMOS以外最有希望的候选之一是如下的TFET，其使得Vdd能够下降至0.3V以实现显著的功率节省。然而，TFET性能和速度不能满足片上系统(SoC)中的要求，诸如CPU块或快速路径，因为(1)未来的集成SoC将仍然必须满足～3GHzCPU速度；归因于在较高Vdd(～0.5V)下与常规CMOS相比的根本上较低的Idsat和较低的速度，TFET不能满足这个要求；(2)SoCx可以利用TFET的超低功率用于不需要高速的块和电路功能，但是低功率是必不可少的要求；以及(3)行业需要一种创新的解决方案，其可以满足功率要求和性能要求两者以便未来的SoC成为有效的替代方案。即，需要具有增加的可驱动性和改进的性能的TFET。因此，需要对常规CMOS方法进行改进的系统、装置和方法，包括由此提供的改进的方法、系统和装置。作为教导的特性的专利技术性特征，以及另外的特征和优点，从详细描述和附图更好地被理解。每个附图被提供仅用于说明和描述的目的，并且不限制本教导。
技术实现思路
下文提出了简化概述，其有关于与本文公开的装置和方法相关联的一个或多个方面和/或示例。如此，以下概述不应当被视为与所有考虑到的方面和/或示例有关的广泛概览，也不应当将以下概述视为标识与所有考虑到的方面和/或示例有关的关键性或决定性元素，或者界定与任何特定方面和/或示例相关联的范围。因此，以下概述具有的唯一目的是在下面提出的详细描述之前以简化形式提出与一个或多个方面和/或示例有关的某些概念，该一个或多个方面和/或示例与本文公开的装置和方法有关。本公开的一些示例针对用于通过优化竖直TFET集成并且增大TFET的有效宽度来增大TFET可驱动性以改进TFET性能的系统、装置和方法。在本公开的一些示例中，用于晶体管器件的系统、装置和方法包括：多个栅极元件；多个源极元件或漏极元件，平行于多个栅极元件延伸并且与其水平地间隔开；以及多个鳍元件，平行于多个栅极元件延伸并且与其竖直地间隔开，其中多个鳍元件中的每个鳍元件与多个鳍元件中的其他鳍元件中的每个鳍元件水平地间隔开第一距离。在本公开的一些示例中，用于竖直集成隧道场效应晶体管的系统、装置和方法包括：多个栅极元件，多个栅极元件中的每个栅极元件在它的一个端部处具有栅极触点；多个源极元件或漏极元件，平行于多个栅极元件延伸并且与其水平地间隔开；多个鳍元件，平行于多个栅极元件延伸并且与其竖直地间隔开，其中多个鳍元件中的每个鳍元件与多个鳍元件中的其他鳍元件中的每个鳍元件水平地间隔开第一距离；以及多个有源栅极区，多个有源栅极区中的每个有源栅极区由多个栅极元件中的一个栅极元件与多个鳍元件中的一个鳍元件的交叠形成，并且其中多个有源栅极区中的每个有源栅极区具有大于竖直高度的水平宽度。在本公开的一些示例中，用于制作晶体管器件的系统、装置和方法包括：对衬底图案化以形成N阱区和P阱区；在N阱区中形成N阱并且在P阱区中形成P阱；对衬底图案化以形成N+扩散区和P+扩散区；在N+扩散区中形成N+扩散阱并且在P+扩散区中形成P+扩散阱；形成沟道层；在沟道层中打开NFET区；在沟道层中打开PFET区；沉积氧化物/氮化硅膜层；在氧化物/氮化硅膜层/衬底层中形成鳍元件；沉积氧化硅膜；在氧化硅膜上形成虚设栅极元件；沉积氧化物源极膜和化学机械抛光(CMP)工艺；去除虚设栅极，沉积高k电介质和金属栅极膜，以及CMP；在鳍中形成P源极区和N源极区；沉积介电层；以及在介电层中形成源极触点和漏极触点。基于附图和详细描述，与本文公开的装置和方法相关联的其他特征和优点对本领域的技术人员将是明显的。附图说明随着本公开的各方面及其许多伴随优点通过在关于附图来考虑时参考以下详细描述而更好地被理解，将容易地获得对本公开的各方面及其许多伴随优点的更完全的了解，这些附图被呈现仅用于说明而不是限制本公开，并且在附图中：图1图示了根据本公开的一些示例的具有双倍鳍间距的示例性晶体管器件。图2图示了根据本公开的一些示例的具有4/3鳍间距的示例性晶体管器件。图3图示了根据本公开的一些示例的具有相同鳍间距的示例性晶体管器件。图4图示了根据本公开的一些示例的示例性n型晶体管器件的侧视图。图5图示了根据本公开的一些示例的示例性p型晶体管器件的侧视图。图6A-图6C图示了根据本公开的一些示例的用于制作晶体管器件的示例性部分工艺流程。图7图示了根据本公开的一些示例的示例性用户设备(UE)。根据习惯做法，附图所描绘的特征可能不是按比例绘制的。因此，为了清楚起见，所描绘的特征的尺寸可以被任意地扩大或减小。根据习惯做法，为了清楚起见，简化了一些附图。因此，附图可能未描绘特定装置或方法的所有组件。进一步地，贯穿说明书和附图，相似的参考标号标示相似的特征。具体实施方式本文公开的示例性方法、装置和系统有利地解决了长期以来的行业需求以及其他先前未识别的需求，并且减轻了常规方法、装置和系统的缺点。例如，根据本文描述的实施例之一的晶体管器件的有效区域可以通过将鳍元件与栅极元件对准而被增大，这将改进器件的性能特性。词语“示例性”在本文中用来意指“用作示例、实例或说明”。本文中描述为“示例性”的任何细节不一定被解释为相对于其他示例是优选的或有利的。类似地，术语“示例”不要求所有示例都包括所讨论的特征、优点或操作模式。在本说明书中对术语“在一个示例中”、“示例”、“一个特征中”、和/或“特征”的使用不一定指代相同的特征和/或示例。再者，特定的特征和/或结构可以与一个或多个其他特征和/或结构组合。此外，据此描述的装置的至少一部分可以被配置为执行据此描述的方法的至少一部分。本文使用的术语仅用于描述特定示例的目的并且不意图限制本公开的示例。如本文使用的，单数形式“一”、“一个”和“该”意图为也包括复数形式，除非上下文另有明确指示。将进一步理解，术语“包括”、“包括有”、“包含”和/或“包含有”，当在本文中被使用时，指定所陈述的特征、整体、步骤、操作、元件、和/或组件的存在，但是不排除一个或多个其他特征、整体、步骤、操作、元件、组件、和/或它们的组合的存在或添加。应当注意，术语“连接”、“耦合”、或它们的任何变体意指元件之间的直接或间接的任何连接或耦合，并且可以涵盖两个元件之间的中间元件的存在，这两个元件经由该中间元件“连接”或“耦合”在一起。元件之间的耦合和/或连接可以是物理的、逻辑的、或它们的组合。如本文所采用的，元件可以例如通过使用一个或多个电线、电缆、和/或印刷电连接、以及通过使用电磁能量而被“连接”或“耦合”在一起。电磁能量可以具有在射频区、本文档来自技高网...

【技术保护点】
一种晶体管器件，包括：多个栅极元件；多个源极元件或漏极元件，平行于所述多个栅极元件延伸并且与其水平地间隔开；以及多个鳍元件，平行于所述多个栅极元件延伸并且与其竖直地间隔开，其中所述多个鳍元件中的每个鳍元件与所述多个鳍元件中的其他鳍元件中的每个鳍元件水平地间隔开第一距离。

【技术特征摘要】
【国外来华专利技术】2015.05.15 US 14/713,7121.一种晶体管器件，包括：多个栅极元件；多个源极元件或漏极元件，平行于所述多个栅极元件延伸并且与其水平地间隔开；以及多个鳍元件，平行于所述多个栅极元件延伸并且与其竖直地间隔开，其中所述多个鳍元件中的每个鳍元件与所述多个鳍元件中的其他鳍元件中的每个鳍元件水平地间隔开第一距离。2.根据权利要求1所述的晶体管器件，进一步包括多个有源栅极区，所述多个有源栅极区中的每个有源栅极区由所述多个栅极元件中的一个栅极元件与所述多个鳍元件中的一个鳍元件的交叠形成。3.根据权利要求2所述的晶体管器件，其中所述多个有源栅极区中的每个有源栅极区具有大于竖直高度的水平宽度。4.根据权利要求1所述的晶体管器件，其中所述多个源极元件或漏极元件是源极元件。5.根据权利要求1所述的晶体管器件，其中所述多个源极元件或漏极元件是漏极元件。6.根据权利要求1所述的晶体管器件，其中所述第一距离是所述多个鳍元件中的每个鳍元件的竖直距离的两倍。7.根据权利要求1所述的晶体管器件，其中所述第一距离是所述多个鳍元件中的每个鳍元件的竖直距离的4/3。8.根据权利要求1所述的晶体管器件，其中所述第一距离等于所述多个鳍元件中的每个鳍元件的竖直距离。9.根据权利要求1所述的晶体管器件，其中所述晶体管器件是TFET。10.根据权利要求1所述的晶体管器件，其中所述晶体管器件是finFET。11.根据权利要求1所述的晶体管器件，其中所述多个鳍元件中的每个鳍元件之间的中心到中心距离是所述多个鳍元件中的一个鳍元件的竖直距离的两倍。12.根据权利要求1所述的晶体管器件，其中所述多个鳍元件中的每个鳍元件之间的中心到中心距离是所述多个鳍元件中的一个鳍元件的竖直距离的4/3。13.根据权利要求1所述的晶体管器件，其中所述多个鳍元件中的每个鳍元件是矩形条形状，并且所述多个栅极元件中的每个栅极元件围绕所述多个鳍元件中的相应的一个鳍元件。14.根据权利要求1所述的晶体管器件，其中所述多个栅极元件是聚合栅极结构。15.根据权利要求1所述的晶体管器件，其中所述晶体管被并入到从包括以下各项的群组中选择的设备中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、以及计算机，并且进一步包括所述设备。16.一种竖直集成隧道场效应晶体管，包括：多个栅极元件，所述多个栅极元件中的每个栅极元件在它的一个端部处具有栅极触点；多个源极元件或漏极元件，平行于所述多个栅极元件延伸并且与其水平...

【专利技术属性】
技术研发人员：李夏，杨斌，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US