芯片封装结构制造技术

一种芯片封装结构，芯片封装结构包括：一第一芯片、一第二芯片及一第三芯片。第二芯片位于第一芯片与第三芯片之间。此芯片封装结构包括一第一模塑层围绕第一芯片。此芯片封装结构包括一第二模塑层围绕第二芯片。此芯片封装结构包括一第三模塑层围绕第三芯片、第一模塑层及第二模塑层。

Chip packaging structure

A chip package structure. The chip package consists of a first chip, a second chip and a third chip. The second chip is located between the first chip and the third chip. The chip package structure includes a first mold layer around the first chip. The chip packaging structure consists of a second mold layer around second chips. The chip package structure consists of a third mold layer around a third chip, a first mold layer and a second mold layer.

【技术实现步骤摘要】
芯片封装结构
本公开实施例涉及一种半导体技术，且特别涉及一种芯片封装结构及其制造方法。
技术介绍
半导体集成电路(IC)工业已经经历了快速增长。IC材料和设计中的技术进展已经产生了多代IC。每一代IC都比前一代IC具有更小和更复杂的电路。然而，这些进展也已增加处理和制造IC的复杂度。在IC演进的过程中，功能密度(即，每芯片面积的内连装置的数量)普遍增大，而几何尺寸(即，可以使用制造工艺产生的最小部件(或线))却减小。这种按比例缩小工艺通常因生产效率提高及相关成本降低而带来了益处。然而，由于特征部件(feature)尺寸不断减小，制造工艺变得更加难以实施。因此，在尺寸越来越小的情形下形成可靠的半导体装置成为了一种挑战。
技术实现思路
根据一些实施例，提供一种芯片封装结构，包括︰一第一芯片、一第二芯片及一第三芯片。第二芯片位于第一芯片与第三芯片之间。此芯片封装结构包括一第一模塑层围绕第一芯片。此芯片封装结构包括一第二模塑层围绕第二芯片。此芯片封装结构包括一第三模塑层围绕第三芯片、第一模塑层及第二模塑层。根据一些实施例，本公开提供一种芯片封装结构，包括︰一第一芯片、一第二芯片及一第三芯片。第二芯片位于第一芯片与第三芯片之间。此芯片封装结构包括一第一模塑层围绕第一芯片及第二芯片。第一模塑层为单层结构。此芯片封装结构包括一第二模塑层围绕第三芯片及第一模塑层。第一模塑层的一第一下表面及第二模塑层的一第二下表面为共平面。根据一些实施例，本公开提供一种芯片封装结构结构的制造方法，上述方法包括形成一模塑结构围绕一第一芯片及位于第一芯片上方的一第二芯片。上述方法包括将模塑结构、第一芯片及第二芯片设置于一承载基底上方。上述方法包括提供一第三芯片于第二芯片上。上述方法包括形成一第一模塑层于承载基底上方且围绕第三芯片及模塑结构。第一模塑层及承载基底由不同材料所构成。上述方法包括移除承载基底。附图说明图1A至图1H绘示出根据一些实施例的芯片封装结构的制造方法于不同阶段的剖面示意图。图1C-1及图1H-1绘示出根据一些实施例的图1C及图1H中芯片封装结构的上视图。图2A至图2H绘示出根据一些实施例的芯片封装结构的制造方法于不同阶段的剖面示意图。图2B-1及图2H-1绘示出根据一些实施例的图2B及图2H中芯片封装结构的上视图。附图标记说明：100、400封装体100e边缘110、220承载基底120、230粘着层130、170、240芯片结构130a、132b、138a、162、170a、172a、178a、182、212、242a、248a、249a、254上表面132、172、242芯片132a、146、172b、186、256下表面134、174、244、262介电层136、176、246接合垫138、178、248内连结构139、179、249钝化护层140、180、250模塑层150、190绝缘层152、192孔洞160、210导电柱体132c、172c、144、154、184、194、252侧壁200、200a、300、500芯片封装结构260接线结构264接线层266导电垫268导电介层连接窗270导电凸块具体实施方式以下的公开内容提供许多不同的实施例或范例，以实施本公开的不同特征部件。而以下的公开内容是叙述各个构件及其排列方式的特定范例，以求简化本公开内容。当然，这些仅为范例说明并非用以限定本公开。举例来说，若是以下的公开内容叙述了将一第一特征部件形成于一第二特征部件之上或上方，即表示其包含了所形成的上述第一特征部件与上述第二特征部件是直接接触的实施例，亦包含了尚可将附加的特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与上述第二特征部件可能未直接接触的实施例。另外，本公开内容在各个不同范例中会重复标号及/或文字。重复是为了达到简化及明确目的，而非自行指定所探讨的各个不同实施例及/或配置之间的关系。再者，在空间上的相关用语，例如＂下方＂、＂之下＂、＂下＂、＂上方＂、＂上＂等等在此处是用以容易表达出本说明书中所绘示的附图中元件或特征部件与另外的元件或特征部件的关系。这些空间上的相关用语除了涵盖附图所绘示的方位外，还涵盖装置于使用或操作中的不同方位。此装置可具有不同方位(旋转90度或其他方位)且此处所使用的空间上的相关符号同样有相应的解释。可理解的是可以在方法进行之前、期间和之后进行额外的操作，并且对于上述方法的其他实施例，可以替换或排除上述一些的操作。图1A至图1H绘示出根据一些实施例的芯片封装结构的制造方法于不同阶段的剖面示意图。图1C-1及图1H-1绘示出根据一些实施例的图1C及图1H中芯片封装结构的上视图。图1C绘示出根据一些实施例的沿着图1C-1的I-I’剖线的封装体100剖面示意图。图1H绘示出根据一些实施例的沿着图1H-1的I-I’剖线的芯片封装结构300剖面示意图。如图1A所示，根据一些实施例，提供一承载基底110。根据一些实施例，承载基底110用以在后续的工艺步骤过程中提供临时性的物理及结构支撑。根据一些实施例，承载基底110包括玻璃、氧化硅、氧化铝、或其组合等等。根据一些实施例，承载基底110包括一晶片。如图1A所示，根据一些实施例，一粘着层120形成于承载基底110上方。根据一些实施例，粘着层120包括任何适合的粘着材料，例如高分子材料。举例来说，根据一些实施例，粘着层120包括紫外(UV)光胶，其暴露于UV光胶时会失去粘性。在一些实施例中，粘着层120包括双面粘性胶带。粘着层120利用层压(lamination)工艺、旋涂工艺或另一适合工艺而形成。如图1A所示，根据一些实施例，提供多个芯片结构130于粘着层120上方。根据一些实施例，每一芯片结构130包括一芯片132、一介电层134、多个接合垫136、多个内连结构138以及一钝化护层139。根据一些实施例，介电层134形成于芯片132上方。根据一些实施例，介电层134包括硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化硅酸盐玻璃(FSG)、低介电常数(low-k)材料、多孔介电材料或其组合。根据一些实施例，介电层134可利用化学气相沉积(chemicalvapordeposition,CVD)工艺、高密度等离子体化学气相沉积(highdensityplasmaCVD,HDPCVD)工艺、旋涂工艺、溅镀工艺或其组合而形成。根据一些实施例，接合垫136形成于介电层134内。根据一些实施例，接合垫136电性连接至形成于芯片132内部/上方的装置(未绘示)。根据一些实施例，内连结构138形成于对应的接合垫136上方。根据一些实施例，内连结构138包括导电柱体或导电凸块。根据一些实施例，钝化护层139形成于介电层134上方且围绕内连结构138。钝化护层139包括高分子材料或另一适合的绝缘材料。如图1B所示，根据一些实施例，一模塑层140形成于承载基底110及粘着层120上方。根据一些实施例，模塑层140围绕芯片结构130。在一些实施例中，模塑层140包括高分子材料或另一适合的绝缘材料。根据一些实施例，承载基底110及模塑层140由不同材料构成。根据一些实施例，模塑层140的制作包括：形成一本文档来自技高网...

【技术保护点】
一种芯片封装结构，包括︰一第一芯片、一第二芯片及一第三芯片，其中该第二芯片位于该第一芯片与该第三芯片之间；一第一模塑层围绕该第一芯片；一第二模塑层围绕该第二芯片；以及一第三模塑层围绕该第三芯片、该第一模塑层及该第二模塑层。

【技术特征摘要】
2016.07.13 US 15/208,7641.一种芯片封装结构，包括︰一第一芯片、一第二芯片及一第三芯片，...

【专利技术属性】
技术研发人员：陈威宇，黄立贤，苏安治，陈宪伟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71