一种三维声波测井仪的FPGA配置文件在线更新装置制造方法及图纸

本发明专利技术公开了一种三维声波测井仪的FPGA配置文件在线更新装置，先利用集成开发环境生成的FPGA更新配置文件，在利用数据发送模块将FPGA更新配置文件转换为网络信号并通过LAN口发送到网线上，这样便完成了上位机对FPGA配置文件的生成、封装和发送的工作；接着转接板利用微处理器控制数据接收FPGA更新配置文件，并进行校验、封装和添加校验位，又通过McBSP接口将FPGA配置文件发送给控制板；控制板判断该FPGA更新配置文件是更新控制板的FPGA还是采集板的FPGA，然后将FPGA更新配置文件解析为JTAG标准数据流，实现对应FPGA的配置文件在线更新。

An online update device for FPGA configuration file of three dimensional acoustic logging tool

The invention discloses a three-dimensional acoustic logging instrument FPGA configuration files online update device, using FPGA integrated development environment to generate update configuration files, using the data transmission module will update the FPGA configuration file into the network signal and to the line through the LAN port to send, thus completing the PC to the FPGA configuration file generation, encapsulation and delivery work; then the adapter plate using the microprocessor control data receiving FPGA updates the configuration file, and check the package, and add a parity bit, and through the McBSP interface to send the FPGA configuration file to the control panel control panel; update the configuration file of the FPGA is to determine the FPGA update control board FPGA or acquisition board. FPGA will then update the configuration file for the JTAG standard data flow analysis, the corresponding FPGA configuration file online update.

【技术实现步骤摘要】
一种三维声波测井仪的FPGA配置文件在线更新装置
本专利技术属于配置文件更新
，更为具体地讲，涉及一种适用于三维声波测井仪的FPGA配置文件在线更新装置。
技术介绍
石油工程测井是一项成本十分高昂的作业，测井设备的费用少则几百万元，多则上千万元，现场测井的人力成本和占地租用费也非常高。因此，稳定性是评价测井仪器的一个重要指标。三维声波测井仪的机械和电路结构比以往研制的测井仪更复杂，工作环境特殊。传统的测井仪器的FPGA更新方式为：首先拆卸测井仪器取出电路模块，然后通过仿真器完成对相应电路的程序更新工作，最后再将各个模块组装回去。传统的测井仪器升级，浪费大量时间和人力，而且在拆卸仪器过程中，可能因某些模块的损坏而导致仪器不能正常工作。对三维声波测井仪来说，需要设计一种远程在线更新方式，能够从地面系统控制仪器完成FPGA的升级。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种三维声波测井仪的FPGA配置文件在线更新装置，通过将FPGA更新配置文件转换为网络电平信号，进而来实现FPGA在线实时更新，具有配置简单、操作方便的特点。为实现上述专利技术目的，本专利技术一种三维声波测井仪的FPGA配置文件在线更新装置，其特征在于，包括：一地面控制系统，包括FPGA集成开发环境、数据发送模块和地面控制模块；FPGA集成开发环境产生FPGA更新配置文件，通过以太网控制芯片将FPGA更新配置文件转化为网络电平信号，再由数据发送模块通过LAN接口下发给转接板，同时地面控制模块通过串口向转接板下发在线更新命令；一转接板，包括数据接收缓存模块、外部数据存储器、微处理器；数据接收缓存模块接收LAN接口下发的FPGA更新配置文件，并对其进行数据校验，确保数据传输的准确无误，再将准确的FPGA更新配置文件存储到外部数据存储器中；微处理器内部的命令解析模块接收串口下发的在线更新命令并对其解析，然后根据解析出的命令来控制微处理器从外部数据存储器中读取FPGA更新配置文件并封装，再添加标识符和校验位通过McBSP接口下发给控制板；一控制板，包括DSP和FPGA；所述的DSP又包括数据接收缓存模块、RAM、配置文件解析模块、GPIO模拟JTAG模块(GPIO，GeneralPurposeInputOutput，通用输入/输出；JTAG，JointTestActionGroup，联合测试行为组织)、GPIO接口和下行数据发送模块；所述的FPGA包括数据编码模块、JTAG接口和可编程逻辑单元；数据接收缓存模块接收McBSP接口下发的封装后的FPGA更新配置文件，并对其进行数据校验，再将校验后的文件存入控制板的RAM中；配置文件解析模块从控制板的RAM中读取文件并提取FPGA的配置信息，然后判断该配置信息是用来更新控制板的FPGA还是采集板的FPGA，如果是更新控制板的FPGA，则将FPGA更新配置文件解析为JTAG标准数据流；如果是更新采集板的FPGA，则将FPGA更新配置文件发送给下行数据发送模块；GPIO模拟JTAG模块使用GPIO接口的引脚连接到FPGA的标准JTAG接口，并使用GPIO接口的引脚作为配置FPGA的JTAG信号线；GPIO模拟JTAG模块接收JTAG标准数据流，从中获取相对应的JTAG电平信息，并根据电平信息调用驱动程序，控制DSP中GPIO接口的引脚的输出电平，JTAG接口根据此电平信息对可编程逻辑单元进行相关操作，完成FPGA配置文件的在线更新；下行数据发送模块将用来更新采集板的FPGA的FPGA更新配置文件发送给数据编码模块，数据编码模块对FPGA更新配置文件进行8B/10B编码，然后将编码后的文件发送到下行数据通道上,同时数据编码模块通过时钟信号通道向采集板发送时钟基准信号，用于采集板接收下行数据通道上数据的基准时钟；多块采集板，每块采集板均包括DSP和FPGA；所述的DSP又包括采集控制模块、数据接收缓存模块、RAM、配置文件解析模块、GPIO接口和GPIO模拟JTAG模块；所述的FPGA包括数据接收判断模块、JTAG接口和可编程逻辑单元；每块采集板中的数据接收判断模块以时钟信号通道上的时钟信号为基准同时从下行数据通道上接收编码后的FPGA更新配置文件，并对其进行数据校验，然后判断该FPGA更新配置文件是用于本块采集板，如果是用于本块采集板，则将FPGA更新配置文件发送给本块采集板的数据接收缓存模块，如果不是用于本块采集板，则丢弃；本块采集板中，数据接收缓存模块将接收到的FPGA更新配置文件存入到RAM中，配置文件解析模块从RAM中读取FPGA更新配置文件，并将其解析为标准的JTAG数据流，GPIO模拟JTAG模块接收JTAG标准数据流，从中获取相对应的JTAG电平信息，并根据电平信息调用驱动程序，控制DSP中GPIO接口的引脚的输出电平，JTAG接口根据此电平信息对可编程逻辑单元进行相关操作，完成FPGA配置文件的在线更新。本专利技术的专利技术目的是这样实现的：本专利技术一种三维声波测井仪的FPGA配置文件在线更新装置，先利用集成开发环境生成的FPGA更新配置文件，在利用数据发送模块将FPGA更新配置文件转换为网络信号并通过LAN口发送到网线上，这样便完成了上位机对FPGA配置文件的生成、封装和发送的工作；接着转接板利用微处理器控制数据接收FPGA更新配置文件，并进行校验、封装和添加校验位，又通过McBSP接口将FPGA配置文件发送给控制板；控制板判断该FPGA更新配置文件是更新控制板的FPGA还是采集板的FPGA，然后将FPGA更新配置文件解析为JTAG标准数据流，实现对应FPGA的配置文件在线更新。本专利技术一种三维声波测井仪的FPGA配置文件在线更新装置还具有以下有益效果：(1)、使用DSP的GPIO作为标准的JTAG接口，并通过驱动程序模拟标准JTAG的配置时序，只用到了4个普通的DSP的GPIO，硬件电路十分简单，跟传统FPGA的配置方法相比，成本降低很多。(2)、使用DirectC程序对输入的FPGA的配置文件进行解析，DirectC是Actel公司提供的源代码，用于将本公司的FPGA的配置文件转换为标准的JTAG数据流，通过将DirectC植入到微处理器中，可以借助于微处理器的I/O接口实现FPGA的更新功能，官方提供的源代码可靠性强，仅需修改少量的代码就可以移植到不同的微处理器平台上，可以节省大量的时间成本。(3)、本专利技术以DSP为核心，使用DSP的普通GPIO和FPGA的JTAG引脚连接，以软件方式实现了FPGA件配置文件的更新，硬件成本低，配置过程简单、操作方便，更新速度快，可以应用于多种FPGA的芯片。附图说明图1是本专利技术一种三维声波测井仪的FPGA配置文件在线更新装置原理框图；图2是图1所示地面控制系统、转接板和控制板的原理框图；图3是将FPGA更新配置文件解析为JTAG标准数据流的流程图；图4是图1所示采集板的原理框图；图5是GPIO模拟JTAG模块的时序图。具体实施方式下面结合附图对本专利技术的具体实施方式进行描述，以便本领域的技术人员更好地理解本专利技术。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本专利技术的主要内容时，这些描述在这里将被忽略。为了方便描述，先对本文档来自技高网...

【技术保护点】
一种三维声波测井仪的FPGA配置文件在线更新装置，其特征在于，包括：一地面控制系统，包括FPGA集成开发环境、数据发送模块和地面控制模块；FPGA集成开发环境产生FPGA更新配置文件，再由数据发送模块通过LAN接口下发给转接板，同时地面控制模块通过串口向转接板下发在线更新命令；一转接板，包括数据接收缓存模块、外部数据存储器、微处理器；数据接收缓存模块接收LAN接口下发的FPGA更新配置文件，并对其进行数据校验，确保数据传输的准确无误，再将准确的FPGA更新配置文件存储到外部数据存储器中；微处理器内部的命令解析模块接收串口串口下发的在线更新命令并对其解析，然后根据解析出的命令来控制微处理器从外部数据存储器中读取FPGA更新配置文件并封装，再添加标识符和校验位通过McBSP接口下发给控制板；一控制板，包括DSP和FPGA；所述的DSP又包括数据接收缓存模块、RAM、配置文件解析模块、GPIO模拟JTAG模块(GPIO，General Purpose Input Output，通用输入/输出；JTAG，Joint Test Action Group，联合测试行为组织)、GPIO接口和下行数据发送模块；所述的FPGA包括数据编码模块、JTAG接口和可编程逻辑单元；数据接收缓存模块接收McBSP接口下发的封装后的FPGA更新配置文件，并对其进行数据校验，再将校验后的文件存入控制板的RAM中；配置文件解析模块从控制板的RAM中读取文件并提取FPGA的配置信息，然后判断该配置信息是用来更新控制板的FPGA还是采集板的FPG，如果是更新控制板的FPGA，则将FPGA更新配置文件解析为JTAG标准数据流；如果是更新采集板的FPGA，则将FPGA更新配置文件发送给下行数据发送模块；GPIO模拟JTAG模块使用GPIO接口的引脚连接到FPGA的标准JTAG接口，并使用GPIO接口的引脚作为配置FPGA的JTAG信号线；GPIO模拟JTAG模块接收JTAG标准数据流，从中获取相对应的JTAG电平信息，并根据电平信息调用驱动程序，控制DSP中GPIO接口的引脚的输出电平，JTAG接口根据此电平信息对可编程逻辑单元进行处理，完成FPGA配置文件的在线更新；下行数据发送模块将用来更新采集板的FPGA的FPGA更新配置文件发送给数据编码模块，数据编码模块对FPGA更新配置文件进行8B/10B编码，然后将编码后的文件发送到下行数据通道上，同时通过时钟信号通道向采集板发送时钟基准信号，用于采集板接收下行数据通道上数据的基准时钟；多块采集板，每块采集板均包括DSP和FPGA；所述的DSP又包括数据接收缓存模块、RAM、配置文件解析模块、GPIO接口和GPIO模拟JTAG模块；所述的FPGA包括数据接收判断模块、JTAG接口和可编程逻辑单元；每块采集板中的数据接收判断模块以时钟信号通道上的时钟信号为基准同时从下行数据通道上接收编码后的FPGA更新配置文件，并对其进行数据校验，然后判断该FPGA更新配置文件是用于本块采集板，如果是用于本块采集板，则将FPGA更新配置文件发送给本块采集板的数据接收缓存模块，如果不是用于本块采集板，则丢弃；本块采集板中，数据接收缓存模块将接收到的FPGA更新配置文件存入到RAM中，配置文件解析模块从RAM中读取FPGA更新配置文件，并将其解析为标准的JTAG数据流，GPIO模拟JTAG模块接收JTAG标准数据流，从中获取相对应的JTAG电平信息，并根据电平信息调用驱动程序，控制DSP中GPIO接口的引脚的输出电平，JTAG接口根据此电平信息对可编程逻辑单元进行处理，完成FPGA配置文件的在线更新。...

【技术特征摘要】
1.一种三维声波测井仪的FPGA配置文件在线更新装置，其特征在于，包括：一地面控制系统，包括FPGA集成开发环境、数据发送模块和地面控制模块；FPGA集成开发环境产生FPGA更新配置文件，再由数据发送模块通过LAN接口下发给转接板，同时地面控制模块通过串口向转接板下发在线更新命令；一转接板，包括数据接收缓存模块、外部数据存储器、微处理器；数据接收缓存模块接收LAN接口下发的FPGA更新配置文件，并对其进行数据校验，确保数据传输的准确无误，再将准确的FPGA更新配置文件存储到外部数据存储器中；微处理器内部的命令解析模块接收串口串口下发的在线更新命令并对其解析，然后根据解析出的命令来控制微处理器从外部数据存储器中读取FPGA更新配置文件并封装，再添加标识符和校验位通过McBSP接口下发给控制板；一控制板，包括DSP和FPGA；所述的DSP又包括数据接收缓存模块、RAM、配置文件解析模块、GPIO模拟JTAG模块(GPIO，GeneralPurposeInputOutput，通用输入/输出；JTAG，JointTestActionGroup，联合测试行为组织)、GPIO接口和下行数据发送模块；所述的FPGA包括数据编码模块、JTAG接口和可编程逻辑单元；数据接收缓存模块接收McBSP接口下发的封装后的FPGA更新配置文件，并对其进行数据校验，再将校验后的文件存入控制板的RAM中；配置文件解析模块从控制板的RAM中读取文件并提取FPGA的配置信息，然后判断该配置信息是用来更新控制板的FPGA还是采集板的FPG，如果是更新控制板的FPGA，则将FPGA更新配置文件解析为JTAG标准数据流；如果是更新采集板的FPGA，则将FPGA更新配置文件发送给下行数据发送模块；GPIO模拟JTAG模块使用GPIO接口的引脚连接到FPGA的标准JTAG接口，并使用GPIO接口的引脚作为配置FPGA的JTAG信号线；GPIO模拟JTAG模块接收JTAG标准数据流，从中获取相对应的JTAG电平信息，并根据电平信息调用驱动程序，控制DSP中GPIO接口的引脚的输出电平，JTAG接口根据此电平信息对可编程逻辑单元进行处理，完成FPGA配置文件的在线更新；下行数据发送模块将用来更新采集板的FPGA的FPGA更新配置文件发送给数据编码模块，数据编码模块对FPGA更新配置文件进行8B/10B编码，然后将编码后的文件发送到下行数据通道上，同时通过时钟信号通道向采集板发送时钟基准信号，用于采集板接收下行数据通道上数据的基准时钟；多块采集板，每块采集板均...

【专利技术属性】
技术研发人员：师奕兵，张伟，李焱骏，刘苏浪，付浩瀚，朱振振，张静，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51