经封装半导体装置制造方法及图纸

一种经封装半导体装置包括第一封装结构、至少一外侧导电凸块、第二封装结构、密封材料以及电磁干扰(EMI)屏蔽层。第一封装结构具有第一切割边。外侧导电凸块配置于第一封装结构上且具有第二切割边。第二封装结构接附于第一封装结构上。密封材料配置于第一封装结构上，围绕第二封装结构且覆盖外侧导电凸块。密封材料具有第三切割边。电磁干扰屏蔽层接触第一切割边、第二切割边与第三切割边。电磁干扰屏蔽层电性连接于外侧导电凸块。

【技术实现步骤摘要】
经封装半导体装置
本专利技术实施例涉及一种经封装半导体装置与制作经封装半导体装置的方法。
技术介绍
集成电路的封装技术涉及将集成电路(IntegratedCircuit，IC)管芯密封于密封材料以及建立需要的重布线层(redistributionlayer)。因为半导体工业中持续存在低成本、高效能、增加集成电路密度与增加封装密度的需求，于封装上封装(package-on-package，POP)的叠层封装技术变得越来越普及。为了制作出越来越小的封装体，IC芯片与封装体的整合，诸如：预叠层(pre-stacking)或是系统单芯片(systemonachip，SoC)与内存的整合技术，使得封装体可以更薄。
技术实现思路
根据本专利技术的实施例，经封装半导体装置包括第一封装结构、至少一外侧导电凸块、第二封装结构、密封材料以及电磁干扰(EMI)屏蔽层。第一封装结构具有第一切割边。外侧导电凸块配置于第一封装结构上且具有第二切割边。第二封装结构接附于第一封装结构上。密封材料配置于第一封装结构上，围绕第二封装结构且覆盖外侧导电凸块。密封材料具有第三切割边。电磁干扰屏蔽层接触第一切割边、第二切割边与第三切割边。电磁干扰屏蔽层电性连接于外侧导电凸块。附图说明包含附图以便进一步理解本专利技术，且附图并入本说明书中并构成本说明书的一部分。附图说明本专利技术的实施例，并与描述一起用于解释本专利技术的原理。图1为依据部分实施例的制作经封装半导体装置的方法而示意性表示的形成聚合物缓冲层的步骤；图2与图3为依据部分实施例的制作经封装半导体装置的方法而示意性表示的形成通孔的步骤；图4为依据部分实施例的制作经封装半导体装置的方法而示意性表示的管芯接合步骤；图5为依据部分实施例的制作经封装半导体装置的方法而示意性表示的形成封装结构的步骤；图6为依据部分实施例的制作经封装半导体装置的方法而示意性表示的于封装结构上形成重布线层的步骤；图7为依据部分实施例的制作经封装半导体装置的方法而示意性表示的形成导电凸块的步骤；图8与9为依据部分实施例的制作经封装半导体装置的方法而示意性表示的移除载体的步骤；图10为依据部分实施例的制作经封装半导体装置的方法而示意性表示的形成导电凸块的步骤；图11为依据部分实施例的制作经封装半导体装置的方法而示意性表示的于封装结构上接附封装结构的步骤；图12为依据部分实施例的制作经封装半导体装置的方法而示意性表示的单一化工艺的步骤；图13示意性地表示依据部分实施例的经封装半导体装置；图14为部分实施例的经封装半导体装置的局部放大示意图。附图标号说明100：第一封装结构；100E：第一切割边；110：载体；120：聚合物缓冲层；150：导电通孔组；152：外侧通孔；152A、154A、162A：上表面；152B、154B：被暴露的表面；152E、154E：外边缘；154：内侧通孔；156：图案层；158：开口；160、510：管芯；162：导电接合垫；170：管芯贴合黏合剂；180、530：模塑料；180R：凹陷；180T：顶部；190、520：重布线层；192：走线；200：底导电凸块；300：载体膜；400、600：导电凸块；410：外侧导电凸块；410E：第二切割边；420：内侧导电凸块；500：第二封装结构700：密封材料；700E：第三切割边；700T：顶表面；800：叠层封装装置；800E：侧边缘；810：电磁干扰屏蔽层；900：经封装半导体装置；900B：底部；910：中间导电凸块；B：能量束；G1、G2、G3：距离；H：高度；S：单一化工艺；WB、WP、WV：宽度；WC：接触宽度。具体实施方式以下揭露内容提供用于实施所提供的目标中的不同特征的许多不同实施例或实例。以下所描述的构件及配置的具体实例是为了以简化的方式传达本揭露为目的。当然，这些仅仅为实例而非用以限制。举例来说，于以下描述中，在第一特征上方或在第一特征上形成第二特征可包括第二特征与第一特征形成为直接接触的实施例，且亦可包括第二特征与第一特征之间可形成有额外特征使得第二特征与第一特征可不直接接触的实施例。此外，本揭露在各种实例中可使用相同的组件符号及/或字母来指代相同或类似的部件。组件符号的重复使用是为了简单及清楚起见，且并不表示所欲讨论的各个实施例及/或配置本身之间的关系。另外，为了易于描述附图中所表示的一个构件或特征与另一组件或特征的关系，本文中可使用例如「在...下」、「在...下方」、「下部」、「在…上」、「在…上方」、「上部」及类似术语的空间相对术语。除了附图中所表示的定向之外，所述空间相对术语意欲涵盖组件在使用或操作时的不同定向。设备可被另外定向(旋转90度或在其他定向)，而本文所用的空间相对术语相应地作出解释。参照图1，提供载体110并将聚合物缓冲层120形成于载体110上。在一些实施例中，载体110可为具有足够坚硬性质或是刚性的基板，以为后续工艺提供稳固的支撑。载体110可以是玻璃基板，但不以此为限。在一些实施例中，载体110可自形成其上的装置移除而完成最终装置，因此可在载体110上形成未表示于图中的暂时黏着层，以在制造过程中将聚合物缓冲层120与载体110连接。暂时黏着层可由胶体材料制造，或是由包括至少一胶层与至少一聚合物层的多个层来形成。在一些实施例中，可在聚合物缓冲层120上形成未表示于图中的种子金属层。形成种子金属层的方法包括化学气相沉积(chemicalvapordeposition，CVD)、物理气相沉积(physicalvapordeposition，PVD)、原子层沉积(atomiclayerdeposition，ALD)、高密度电浆化学气相沉积(highdensityplasmaCVD，HDPCVD)法、其他合适方法、或上述方法的任何组合。接着，如图2所示，将多个导电通孔组150形成于聚合物缓冲层120上。在一些实施例中，种子金属层可被省略，且导电通孔组150可形成于聚合物缓冲层120上而无种子金属层插置于聚合物缓冲层120与导电通孔组150之间。在一些实施例中，导电通孔组150的每一者包括至少一个外侧通孔152与至少一个内侧通孔154。以呈现于图2的结构为例，两个导电通孔组150彼此相邻设置时，其中一个导电通孔组150的外侧通孔152相较于同一个导电通孔组150的内侧通孔154而言，更为接近邻近的导电通孔组150的外侧通孔152。在一些实施例中，外侧通孔152与内侧通孔154可通过以下举例说明的步骤来形成，但不以此为限。在聚合物缓冲层120上形成图案层156，且图案层156具有多个对应于个别预定位置的开口158。在一些实施例中，图案层156的材料可为光阻材料、光敏性材料或类似材料，且图案层156可通过光刻工艺来形成，以使图案层156具有开口158。此后，图案层156的开口158可被填充以导电材料以形成外侧通孔152与内侧通孔154。举例而言，导电材料包括钛、钨、铝、铜、金属合金、金属硅化物、其他合适材料或是上述材料的任何组合。此外，将导电材料填充于开口158的方法包括化学气相沉积、物理气相沉积、原子层沉积、高密度电浆化学气相沉积法、镀覆法、其他合适方法或上述方法的任何组合。在一些实施例中，聚合物缓冲层120与图案层156本文档来自技高网...

【技术保护点】
一种经封装半导体装置，包括：第一封装结构，其具有第一切割边；至少一外侧导电凸块，配置于所述第一封装结构上且具有第二切割边；第二封装结构，接附于所述第一封装结构上；密封材料，配置于所述第一封装结构上，围绕所述第二封装结构，且覆盖所述外侧导电凸块，其中所述密封材料具有第三切割边；以及电磁干扰屏蔽层，配置于所述第一切割边、所述第二切割边与所述第三切割边上，且电性连接所述外侧导电凸块。

【技术特征摘要】
2016.06.28 US 62/355,335;2016.08.12 US 15/235,1141.一种经封装半导体装置，包括：第一封装结构，其具有第一切割边；至少一外侧导电凸块，配置于所述...

【专利技术属性】
技术研发人员：林俊成，郑礼辉，蔡柏豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71