一种零静态功耗的启动电路制造技术

本发明专利技术公开了一种零静态功耗的启动电路，其利用具有三态输出的反相器和对电容器的充放电控制，达到控制主电路的关闭和启动功能。当启动电路的信号输入端无效时，所述主电路处于关闭状态；当启动电路的信号输入端从无效到有效的跳变时，所述主电路被启动。在主电路启动后，启动电路对主电路没有任何影响。该启动电路仅仅在启动的瞬间消耗瞬态电流，在启动前和启动后该启动电路耗电均为零，从而实现零静态功耗。

【技术实现步骤摘要】
一种零静态功耗的启动电路
本专利技术涉及集成电路
，特别涉及一种零静态功耗的启动电路。
技术介绍
在申请号为201510146925.1的专利中，如图3所示，此专利的静态功耗不为零，这样芯片正常工作时，启动电路会一直耗电。在申请号为201611203919.6的专利中，如图4所示，此专利需要耗尽型MOS管这个特殊器件，有的晶圆代工厂的工艺不支持此器件，因而限制了用途。并且此电路在启动后，启动电路也是一直在耗电。在申请号为201611217626.3的专利中，如图5所示，此技术在启动后，启动电路也是在耗电。在申请号为201580051556.6的专利中，如图6所示，此技术在启动后，启动电路也是在耗电。在对现有技术进行分析后，我们发现目前的启动电路存在着各种问题：电路启动后一直耗电，并且有的器件不通用。特别是，在SOC芯片设计中，有的模块根据应用需要随时控制打开或关闭，以降低芯片整体功耗。
技术实现思路
为解决上述问题，本专利技术提供一种零静态功耗的启动电路，启动电路配有控制信号，以控制相应主电路的关闭或打开，并且使启动电路的静态功耗为零，并使电路元件工艺通用，电路简单可靠。为实现上述目的，本专利技术采用的技术方案是：一种零静态功耗的启动电路，所述启动电路由通用的场效应晶体管MOS管、反相器、电容等构成，产生启动被控制电路的启动信号：PBIAS信号、NBIAS信号，且在启动被控制电路后，关闭所述启动电压信号，实现零静态功耗。其中所述启动电路由信号输入端控制，在信号输入端无效时，PBIAS信号为电源电压VDD，NBIAS信号为地电平GND，启动电路自身消耗的电流为零，同时使得所述被控制电路处于关闭状态，被控制电路电流为零；当启动电路中信号输入端输入的信号有效时，在信号输入端输入的信号跳变的瞬间，NBIAS信号为一，所述被控制电路处于启动状态；所述PBIAS信号由输出状态变为输入状态；同时所述电容进入充电状态，当电容电压达到阀值，所述NBIAS信号由输出状态变为输入状态，所述启动电路关闭对被控制电路的控制。具体地，所述反相器包括第一反相器I0、第二反相器I1，所述场效应晶体管MOS管包括第一NMOS管M1、第二PMOS管M2、第三PMOS管M3、第四NMOS管M4、第五PMOS管M5、第六PMOS管M6，所述电容为电容C1；其中所述信号输入端与第一反相器I0的输入端连接，第一反相器I0的输出端与第二反相器I1的输入端相接；其中第二反相器I1的输出端接到第四NMOS管M4的栅极，所述第五PMOS管M5的漏极和第四NMOS管M4的漏极相连，所述第四NMOS管M4的源极接地；电容C1的一端接地，电容C1的另一端与第五PMOS管M5的漏极连接；其中所述第二反相器I1的输出端分别与第一NMOS管M1的栅极和第二PMOS管M2的栅极连接，所述第一NMOS管M1的源极接地，第一NMOS管M1的漏极和第二PMOS管M2的漏极相连，其中所述第一NMOS管M1的漏极和第二PMOS管M2的漏极相连并输出NBIAS信号；所述第三PMOS管M3的漏极和第二PMOS管M2的源极相连，第三PMOS管M3的源极接电源电压VDD，所述第三PMOS管M3的栅极与第五PMOS管M5的漏极连接，其中所述第五PMOS管M5的栅极和第六PMOS管M6的漏极相连，第六PMOS管M6的漏极输出PBIAS信号。所述第六PMOS管M6的栅极与第一反相器I0的输出端连接，所述第五PMOS管M5的源极与第六PMOS管M6的源极与电源电压VDD相接。具体地，第四NMOS管M4、电容C1、第五PMOS管M5组成电容充放电电路，当第四NMOS管M4的栅极电压为一时，第四NMOS管M4对电容C1进行放电；当第四NMOS管M4的栅极电压为零时，第四NMOS管M4对电容C1的电压无影响。当第五PMOS管M5的栅极电压为零时，第五PMOS管M5对电容C1进行充电；当第五PMOS管M5的栅极电压为一时，第五PMOS管M5对电容C1的电压无影响。具体地，所述第一NMOS管M1、第二PMOS管M2和第三PMOS管M3组成带三态输出的反相器。当第一NMOS管M1和第二PMOS管M2的栅极电压为一时，第一NMOS管M1和第二PMOS管M2的漏极输出电压为零；当第一NMOS管M1和第二PMOS管M2的栅极电压为零时，第一NMOS管M1和第二PMOS管M2的漏极输出电压取决于第三PMOS管M3的栅极电压；当第三PMOS管M3的栅极电压为零时，并且当第一NMOS管M1和第二PMOS管M2的栅极电压为零时，第一NMOS管M1和第二PMOS管M2的漏极输出电压为一；当第三PMOS管M3的栅极电压为一时，并且当第一NMOS管M1和第二PMOS管M2的栅极电压为零时，第一NMOS管M1和第二PMOS管M2的漏极输出电压为高阻，即关闭输出。具体地，第六PMOS管M6的作用是控制第五PMOS管M5的栅极电压PBIAS信号。当第六PMOS管M6的栅极电压为零时，第六PMOS管M6将第五PMOS管M5的栅极电压PBIAS信号拉为一；当第六PMOS管M6的栅极电压为一时，第六PMOS管M6对第五PMOS管M5的栅极电压PBIAS信号无影响。本专利技术的有益效果在于：当启动电路中信号输入端输入的信号有效时，在信号输入端输入的信号跳变的瞬间，NBIAS信号为一，所述被控制电路处于启动状态；所述PBIAS信号由输出状态变为输入状态；同时所述电容进入充电状态，当电容电压达到阀值，所述NBIAS信号由输出状态变为输入状态，所述启动电路关闭对被控制电路的控制；通过上述模块达到被控制电路的关闭和启动功能；在被控制电路启动后，对被控制电路没有任何影响。相对与现技术，本专利技术的启动电路仅仅在启动的瞬间消耗瞬态电流，在启动前和启动后耗电均为零，从而实现零静态功耗；而且本专利技术中的启动电路采用的元器件通用，选择芯片工艺时不受特别的限制。附图说明图1是本专利技术启动电路的电路原理图。图2是本专利技术启动电路用于产生偏置电流的电路原理图。图3是引用的专利申请号201510146925.1的一个实施例电路原理图；图4是引用的专利申请号201611203919.6的一个实施例电路原理图；图5是引用的专利申请号201611217626.3的一个实施例电路原理图；图6是引用的专利申请号201580051556.6的一个实施例电路原理图；附图标号说明：10-启动电路；20-偏置电流产生电路具体实施方式为了使本专利技术专利更容易理解，特配合附图详细阐述如下。应当理解，此处所描述的实施例仅用于说明和解释本专利技术，并不限定本专利技术。一种零静态功耗的启动电路，所述启动电路10由通用的场效应晶体管MOS管、反相器、电容器等构成，产生启动被控制电路的启动信号：PBIAS信号、NBIAS信号，且在启动被控制电路后，关闭所述启动电压信号，实现零静态功耗。所述启动电路10由信号输入端控制，在信号输入端输入的信号无效时，输出控制PMOS的偏置电压PBIAS信号为电源电压VDD，输出控制NMOS的偏执电压NBIAS信号为地电平GND，使得被控制电路电流为零，同时启动电路10自身消耗电流为零，所述被控制电路处于关闭状态。当所述启动电路10的信号输入端输入的信号有效时，在输入端信号从无效跳变本文档来自技高网...

【技术保护点】
一种零静态功耗的启动电路，其特征在于：一种零静态功耗的启动电路，所述启动电路由通用的场效应晶体管MOS管、反相器、电容构成，产生启动被控制电路的启动信号：PBIAS信号、NBIAS信号，且在启动被控制电路后，关闭所述启动电压信号，实现零静态功耗；其中所述启动电路由信号输入端控制，在信号输入端的信号无效时，PBIAS信号为电源电压VDD，NBIAS信号为地电平GND，启动电路自身消耗的电流为零，同时使得所述被控制电路处于关闭状态，被控制电路电流为零；当启动电路中信号输入端的信号有效时，在信号输入端的信号跳变的瞬间，NBIAS信号为一，所述被控制电路处于启动状态；所述PBIAS信号由输出状态变为输入状态；同时所述电容进入充电状态，当电容电压达到阀值，所述NBIAS信号由输出状态变为输入状态，所述启动电路关闭对被控制电路的控制。

【技术特征摘要】
1.一种零静态功耗的启动电路，其特征在于：一种零静态功耗的启动电路，所述启动电路由通用的场效应晶体管MOS管、反相器、电容构成，产生启动被控制电路的启动信号：PBIAS信号、NBIAS信号，且在启动被控制电路后，关闭所述启动电压信号，实现零静态功耗；其中所述启动电路由信号输入端控制，在信号输入端的信号无效时，PBIAS信号为电源电压VDD，NBIAS信号为地电平GND，启动电路自身消耗的电流为零，同时使得所述被控制电路处于关闭状态，被控制电路电流为零；当启动电路中信号输入端的信号有效时，在信号输入端的信号跳变的瞬间，NBIAS信号为一，所述被控制电路处于启动状态；所述PBIAS信号由输出状态变为输入状态；同时所述电容进入充电状态，当电容电压达到阀值，所述NBIAS信号由输出状态变为输入状态，所述启动电路关闭对被控制电路的控制。2.根据权利要求1所述的一种零静态功耗的启动电路，其特征在于：所述反相器包括第一反相器I0、第二反相器I1，所述场效应晶体管MOS管包括第一NMOS管M1、第二PMOS管M2、第三PMOS管M3、第五PMOS管M5、第六PMOS管M6；其中所述信号输入端与第一反相器I0的输入端连接，第一反相器I0的输出端与第二反相器I1输入端相接；其中所述第二反相器I1的输出端分别与第一NMOS管M1和第二PMOS管M2的栅极连接，所述第一NMOS管M1的源极接地，第一NMOS管M1的漏极和第二PMOS管M2的漏极相连，其中所述第一NMOS管M1的漏极和第二PMOS管M2的漏极相连并输出NBIAS信号；所述第三PMOS管M3的漏极和第二PMOS管M2的源极相连，第三PMOS管M3的源极接电源电压VDD，所述第三...

【专利技术属性】
技术研发人员：周光友，
申请(专利权)人：深圳市恒昌通电子有限公司，
类型：发明
国别省市：广东,44