一种静电放电电路和显示面板制造技术

本发明专利技术公开一种静电放电电路和显示面板，所述静电放电电路包括：第一放电单元包括一个第一晶体管和一个第二晶体管，第一晶体管的源极与一高电平接线端连接，第一晶体管的栅极和漏极、第二晶体管的栅极和漏极与一静电输入端连接，第二晶体管的源极与一低电平接线端连接；第二放电单元的输入端与静电输入端连接，第二放电单元的输出端与公共端连接；第三放电单元的输入端与静电输入端连接，第三放电单元的输出端与公共端连接。

An electrostatic discharge circuit and display panel

The invention discloses an electrostatic discharge circuit and a display panel, the electrostatic discharge circuit comprises a first discharge cell includes a first transistor and a second transistor, the source electrode of the first transistor and a high level terminal connected to the gate of the first transistor and the drain of the second transistor, the gate electrode and the drain electrode and a connection static input, the source of the second transistor with a low level of terminal connection; the input terminal second and electrostatic discharge unit connected with the input end, output second discharge unit is connected with the input end of the third common end; and electrostatic discharge unit connected with the input end, output third discharge unit is connected with the end of the public.

【技术实现步骤摘要】
一种静电放电电路和显示面板
本专利技术涉及显示
，尤其涉及一种静电放电电路和显示面板。
技术介绍
液晶显示器具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有市场上的液晶显示器大部分为背光型液晶显示器，其包括液晶面板及背光模组(backlightmodule)。液晶面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，并在两片玻璃基板上施加驱动电压来控制液晶分子的旋转方向，以将背光模组的光线折射出来产生画面。其中，薄膜晶体管液晶显示器(ThinFilmTransistor-LiquidCrystalDisplay，TFT-LCD)由于具有低的功耗、优异的画面品质以及较高的生产良率等性能，目前已经逐渐占据了显示领域的主导地位。同样，薄膜晶体管液晶显示器包含液晶面板和背光模组，液晶面板包括彩膜基板(ColorFilterSubstrate，CFSubstrate，也称彩色滤光片基板)、薄膜晶体管阵列基板(ThinFilmTransistorSubstrate，TFTSubstrate)和光罩(Mask)，上述基板的相对内侧存在透明电极。两片基板之间夹一层液晶分子(LiquidCrystal，LC)。然而，静电放电即ElectrostaticDischarge，简称ESD，静电放电超过一定的电压可使集成电路芯片介质击穿，芯线熔断，漏电流增大加速老化，电性能参数改变等，因而ESD的防护相当重要。
技术实现思路
本专利技术所要解决的技术问题是提供一种保护电路可靠有效的静电放电电路。此外，本专利技术还提供一种包括以上静电放电电路的显示面板。本专利技术的目的是通过以下技术方案来实现的：一种静电放电电路，所述静电放电电路包括：第一放电单元，所述第一放电单元包括一个第一晶体管和一个第二晶体管，所述第一晶体管的源极与一高电平接线端连接，所述第一晶体管的栅极和漏极相连接形成第一极，所述第二晶体管的栅极和漏极相连接形成第二极，所述第一极与所述第二极相连接并与一静电输入端连接，所述第二晶体管的源极与一低电平接线端连接；第二放电单元，所述第二放电单元的输入端与所述静电输入端连接，所述第二放电单元的输出端与一公共端连接；第三放电单元，所述第三放电单元的输入端与所述静电输入端连接，所述第三放电单元的输出端与所述公共端连接。其中，所述第二放电单元包括一端与所述公共端连接的第一导电线，所述公共端接地连接；或者，所述第二放电单元包括一端与所述公共端连接的第一导电线，所述静电放电电路设置在显示面板上，所述公共端与所述显示面板的公共电压端连接。高电平接线端(VGH)与低电平接线端(VGL)之间的所用的导电线所需的线宽较小，这样相当于会有一个比较大的电阻所，相对的泄流电流也比较小，第一放电单元单独发挥泄流的能力可能不够。而第一导电线用于接地端(GND)连接，或者，第一导电线用于公共电压端(VCOM)连接，它的线宽都远远大于VGH、VGL的线宽，所以可以排泄掉的电流会比原本来的大，以达到更好的防护效果。其中，所述第三放电单元包括一端与所述公共端连接的第二导电线，所述公共端接地连接；或者，所述第三放电单元包括一端与所述公共端连接的第二导电线，所述公共端与所述显示面板的公共电压端连接。高电平接线端(VGH)与低电平接线端(VGL)之间的所用的导电线所需的线宽较小，这样相当于会有一个比较大的电阻所，相对的泄流电流也比较小，第一放电单元单独发挥泄流的能力可能不够。而第二导电线用于接地端(GND)连接，或者，第二导电线用于公共电压端(VCOM)连接，它的线宽都远远大于VGH、VGL的线宽，所以可以排泄掉的电流会比原本来的大，以达到更好的防护效果。其中，所述第二放电单元包括一个第三晶体管，所述第三晶体管的输入端和控制端与所述静电输入端连接，所述第三晶体管的输出端与所述公共端连接；所述第三放电单元包括一个第四晶体管，所述第四晶体管的输入端和控制端与所述静电输入端连接，所述第四晶体管的输出端与所述公共端连接。第二放电单元通过第三晶体管泄流，设置简单，有效可靠；第三放电单元通过第四晶体管泄流，设置简单，有效可靠。其中，所述第二放电单元包括一个第一电容，所述第一电容的第一端与所述静电输入端连接，所述第一电容的第二端与所述第三晶体管的控制端连接；所述第三放电单元包括一个第二电容，所述第二电容的第一端与所述静电输入端连接，所述第二电容的第二端与所述第四晶体管的控制端连接。利用电容具有隔直流、通交流，通高频、阻低频的特性，电压笵围在VGL～VGH时，第二放电单元、第三放电单元不参与作用。同时电压笵围不在VGL～VGH时，例如瞬间有个正的大电压时，第二放电单元能够正常工作，不产生经第二晶体管留下VGL的电流；例如瞬间有个负的大电压时，第三放电单元能够正常工作。其中，所述第二放电单元包括一个第五晶体管，所述第五晶体管的输入端与所述第一电容的第二端连接，所述第五晶体管的控制端与所述高电平接线端连接，所述第四晶体管的输出端与所述低电平接线端连接；所述第三放电单元包括一个第六晶体管，所述第六晶体管的输入端与所述第二电容的第二端连接，所述第六晶体管的控制端与所述低电平接线端连接，所述第六晶体管的输出端与所述高电平接线端连接。正电压时，第五晶体管的导通进一步完成第二放电单元的放电功用，同时将第一电容的第二端的电位拉到与公共端一致，这样当电压笵围在VGL～VGH时，第三晶体管不至于导通放电而影响保护电路的正常工作。负电压时，第六晶体管的导通进一步完成第三放电单元的放电功用，同时将第二电容的第二端的电位拉到与公共端一致，这样当电压笵围在VGL～VGH时，第四晶体管不至于导通放电而影响保护电路的正常工作。其中，所述第一晶体管为第一N型晶体管，所述第二晶体管为第二P型晶体管，所述第三晶体管为第三N型晶体管，所述第四晶体管为第四P型晶体管，所述第五晶体管为第五N型晶体管，第六P型晶体管。这里是保护电路的一个实施方式，明确具体采用的电元件以及连接关系。其中，所述第一晶体管为第一N型晶体管，所述第二晶体管为第二P型晶体管，所述第三晶体管为第三P型晶体管，所述第四晶体管为第四N型晶体管，所述第五晶体管为第五N型晶体管，第六P型晶体管。这里是保护电路的一个实施方式，明确具体采用的电元件以及连接关系。根据本专利技术的另一个方面，本专利技术还公开了一种静电放电电路，所述静电放电电路包括：所述第一放电单元包括一个第一N型晶体管和一个第二P型晶体管，所述第一N型晶体管的源极与一高电平接线端连接，所述第一N型晶体管的栅极和漏极相连接形成第一极，所述第二P型晶体管的栅极和漏极相连接形成第二极，所述第一极与所述第二极相连接并与一静电输入端连接，所述第二P型晶体管的源极与一低电平接线端连接；第二放电单元，所述第二放电单元包括一个第三N型晶体管、一个第一电容、一个第五N型晶体管，所述第三N型晶体管的源极与第一N型晶体管的栅极连接，所述第三N型晶体管的漏极与一公共端连接，所述公共端接地连接，所述第一电容的第一端与所述静电输入端连接，所述第一电容的第二端与所述第三N型晶体管的栅极连接，所述第五N型晶体管的源极与所述第一电容的第二端连接，所述第五N型晶体管的栅极与所述高电平接线端连接，所述第五N型晶体管的漏极与所述低电平接线端本文档来自技高网...

【技术保护点】
一种静电放电电路，其特征在于，所述静电放电电路包括：第一放电单元，所述第一放电单元包括一个第一晶体管和一个第二晶体管，所述第一晶体管的源极与一高电平接线端连接，所述第一晶体管的栅极和漏极相连接形成第一极，所述第二晶体管的栅极和漏极相连接形成第二极，所述第一极与所述第二极相连接并与一静电输入端连接，所述第二晶体管的源极与一低电平接线端连接；第二放电单元，所述第二放电单元的输入端与所述静电输入端连接，所述第二放电单元的输出端与一公共端连接，所述第二放电单元用于正电压作用时的放电；第三放电单元，所述第三放电单元的输入端与所述静电输入端连接，所述第三放电单元的输出端与所述公共端连接，所述第三放电单元用于负电压作用时的放电。

【技术特征摘要】
1.一种静电放电电路，其特征在于，所述静电放电电路包括：第一放电单元，所述第一放电单元包括一个第一晶体管和一个第二晶体管，所述第一晶体管的源极与一高电平接线端连接，所述第一晶体管的栅极和漏极相连接形成第一极，所述第二晶体管的栅极和漏极相连接形成第二极，所述第一极与所述第二极相连接并与一静电输入端连接，所述第二晶体管的源极与一低电平接线端连接；第二放电单元，所述第二放电单元的输入端与所述静电输入端连接，所述第二放电单元的输出端与一公共端连接，所述第二放电单元用于正电压作用时的放电；第三放电单元，所述第三放电单元的输入端与所述静电输入端连接，所述第三放电单元的输出端与所述公共端连接，所述第三放电单元用于负电压作用时的放电。2.如权利要求1所述的静电放电电路，其特征在于，所述第二放电单元包括一端与所述公共端连接的第一导电线，所述公共端接地连接；或者，所述第二放电单元包括一端与所述公共端连接的第一导电线，所述静电放电电路设置在显示面板上，所述公共端与所述显示面板的公共电压端连接。3.如权利要求1所述的静电放电电路，其特征在于，所述第三放电单元包括一端与所述公共端连接的第二导电线，所述公共端接地连接；或者，所述第三放电单元包括一端与所述公共端连接的第二导电线，所述公共端与所述显示面板的公共电压端连接。4.如权利要求1所述的静电放电电路，其特征在于，所述第二放电单元包括一个第三晶体管，所述第三晶体管的输入端和控制端与所述静电输入端连接，所述第三晶体管的输出端与所述公共端连接；所述第三放电单元包括一个第四晶体管，所述第四晶体管的输入端和控制端与所述静电输入端连接，所述第四晶体管的输出端与所述公共端连接。5.如权利要求4所述的静电放电电路，其特征在于，所述第二放电单元包括一个第一电容，所述第一电容的第一端与所述静电输入端连接，所述第一电容的第二端与所述第三晶体管的控制端连接；所述第三放电单元包括一个第二电容，所述第二电容的第一端与所述静电输入端连接，所述第二电容的第二端与所述第四晶体管的控制端连接。6.如权利要求5所述的静电放电电路，其特征在于，所述第二放电单元包括一个第五晶体管，所述第五晶体管的输入端与所述第一电容的第二端连接，所述第五晶体管的控制端与所述高电平接线端连接，所述第四晶体管的输出端与所述低电平接线端连接；所述第三放电单元包括一个第六晶体管，所述第六晶体管的输入端与所述第二电容的第二端连接，所述第六晶体管的控制端与所述低电平接线端连接，所述第六晶体管的输出端与所述高...

【专利技术属性】
技术研发人员：陈猷仁，
申请(专利权)人：惠科股份有限公司，重庆惠科金渝光电科技有限公司，
类型：发明
国别省市：广东,44