电路和用于运行该电路的方法技术

根据不同的实施方式，电路(300a，400a，1100b)能够具有如下：多个彼此串联的共源共栅级(102a，102b)；分压器，所述分压器与多个共源共栅级(102a，102b)并联，并且与共源共栅级(102a，102b)耦合，以将第一支持电位(Vs1)提供给多个共源共栅级(102a，102b)中的至少一个共源共栅级；控制装置(106)，所述控制装置设计用于：当在分压器上施加的电压(Vin)满足预设标准时，将多个共源共栅级(102a，102b)中的至少一个共源共栅级与预设的第二支持电位(Vcasc)耦合。

【技术实现步骤摘要】
电路和用于运行该电路的方法
本专利技术涉及一种电路和用于运行该电路的方法。
技术介绍
通常，能够使用集成电路(也称作为芯片或微芯片)，以处理数字或模拟信号。集成电路能够具有多个电器件，所述电器件的电互联根据集成电路的一个或多个功能来设计。例如，借助于集成电路的电器件能够处理信号或执行开关操作。特定的应用领域能够需要：借助于集成电路来处理电压或信号，所述电压或信号超过各个电器件的电负荷能力(例如击穿电压)。替选地或附加地，电器件的小型化能够导致其电负荷能力的降低，使得能够降低用于运行集成电路的最大电压。在电子电路领域中的促进其小型化的增加的趋势能够导致：电器件随着越来越小型化不再满足对电负荷能力的前提条件。这仅能够借助电器件的改型来补偿，例如借助于附加的掩模，而这提高了生产成本。通常，能够应用所谓的共源共栅电路(不与级联混淆)，在所述共源共栅电路中，多个电开关共享电负荷(参见图1)，例如多个晶体管M1、M2、M3。共源共栅电路能够借助于开关S1来调节，使得所述共源共栅电路尽可能与输入电压Vin无关地保持是可运行的(也称作为有源的共源共栅电路)。有源的共源共栅电路需要附加的辅助电压VDDnom，以便能够在高于阈值电压Vth时实现开关。当M3的漏极端子电压小于VDDnom-Vth时，S1能够导通并且M3的栅极端子贴靠在VDDnom上，使得M3保持可运行。对于高于VDDnom+Vth的电压，S2能够是导通的并且M3作为二极管运行。由于缺乏过调，二极管当然不是低欧姆的，因此必须承担高的电阻损失。此外，共源共栅电路在VDDnom-Vth和VDDnom+Vth之间具有开关间隙，在所述开关间隙中，例如当M3的漏极端子贴靠在VDDnom上时，两个开关S1和S2都不闭合，使得M3的栅极端子是浮动的。此外，当共源共栅级的数量提高时，有源的控制装置S1、S2提高共源共栅电路的复杂性，使得所述共源共栅电路不再是实用的。因此，能够以经济的方式借助于共源共栅电路来开关的最大电压Vin受到限制。无源的共源共栅电路(参见图2)利用分压器R1、R2、R3、R4、R5来开关晶体管。施加在晶体管M1、M2、M3、M4、M5上的电压以无源的方式提供，即借助于分压器从输入电压Vin中分出。借助于无源的共源共栅电路，能够弃用附加的供电电压VDDnom，这简化结构。因此，无源的共源共栅电路能够以另外的晶体管补充，而不必改变其结构。因此与有源的共源共栅电路相比能够以小的耗费和显著更多的晶体管M1、M2、M3、M4、M5实现无源的共源共栅电路，因此无源的共源共栅电路尤其适合于高压。当然，对于栅极源极电压和栅极漏极电压而言必须接受大的数值，这提高晶体管M1、M2、M3、M4、M5的所需要的负荷能力。通常，如果高的可靠性是重要的，那么应用有源的共源共栅电路。与此相反，当要开关的高电压是重要的，那么应用无源的共源共栅电路。
技术实现思路
根据不同的实施方式，提供一种电路和一种方法，所述电路和方法降低电器件(例如晶体管)相对于电负荷(例如相对于电压)的所需要的抗性。直观地，根据不同的实施方式，应用被开关的栅极电压(例如借助于支持电位)，以便降低电器件的所需要的抗性。根据不同的实施方式，能够避免开关间隙。对此，当在相应的共源共栅级上施加的电压满足预设标准，例如等于或小于阈值时，将辅助支持电位耦合输入给一个或每个共源共栅级。根据不同的实施方式，能够提高共源共栅的开关的数量和/或可开关的栅极电压(例如每个开关提供一个共源共栅级)和/或避免开关间隙。对此，当施加在相应的共源共栅级上的电压不满足预设标准时，能够将分出的电压耦合输入给一个或每个共源共栅级。根据不同的实施方式，电路(例如具有共源共栅电路或由其形成)具有如下：多个彼此串联的共源共栅级；分压器，所述分压器与多个共源共栅级并联并且与共源共栅级耦合，以将第一支持电位提供给多个共源共栅级的至少一个共源共栅级；控制装置，所述控制装置设计用于：当在分压器上施加的电压满足预设标准时，将多个共源共栅级的至少一个共源共栅级与预设的第二支持电位耦合。根据不同的实施方式，电路能够具有用于开关多个共源共栅级的开关输入端。根据不同的实施方式，多个共源共栅级的一个附加的共源共栅级能够具有开关，所述开关能够借助于开关输入端开关。根据不同的实施方式，附加的共源共栅级能够具有处于源极电路或发射极电路中的晶体管，所述晶体管的栅极或基极与开关输入端耦合。根据不同的实施方式，分压器能够具有至少一个电阻性的分压器级和/或至少一个电容性的分压器级或由其形成。根据不同的实施方式，分压器的至少一个分压器级能够具有二极管或由其形成。根据不同的实施方式，分压器能够具有至少两个并联的分压器级或由其形成。根据不同的实施方式，分压器能够具有至少一个分压器级或由其形成，所述分压器级电容性地与参考电位耦合。根据不同的实施方式，电路还能够具有电压源，所述电压源设计用于提供第二支持电位。根据不同的实施方式，第二支持电位与施加在分压器上的电压和/或第一支持电位相比能够具有更小的波动(例如更小的峰到谷的值(Spitze-zu-Tal-Wert))。根据不同的实施方式，第一支持电位能够借助于分压器从电位差中分出。根据不同的实施方式，至少一个共源共栅级能够具有开关或由其形成，所述开关设计用于借助于支持电位开关，所述支持电位分别耦合输入给至少一个共源共栅级。根据不同的实施方式，至少一个共源共栅级能够具有处于栅极电路或基极电路中的晶体管或由其形成(例如所述晶体管的栅极或基极能够与分压器耦合)。根据不同的实施方式，整流器电路能够具有根据一个或多个实施方式的电路。根据不同的实施方式，整流器电路能够具有多个整流器支路，所述整流器支路中的每个整流器支路具有根据一个或多个实施方式的电路。根据不同的实施方式，电压源能够具有根据一个或多个实施方式的电路。根据不同的实施方式，电路装置能够具有如下：根据一个或多个实施方式的第一电路；第二电路，所述第二电路设计用于无接触式通信并且与第一电路耦合，例如用于在两个电路之间进行信号传输。根据不同的实施方式，反相器能够具有根据一个或多个实施方式的电路。根据不同的实施方式，反相器能够基于NMOS技术(n通道MOS技术)和/或基于PMOS技术(p通道MOS技术)。根据不同的实施方式，反相器能够基于CMOS技术(即互补金属氧化物半导体技术的反相器)。根据不同的实施方式，电路能够具有如下：第一共源共栅级和第二共源共栅级；分压器，所述分压器与第一共源共栅级和第二共源共栅级并联并且具有第一分压器级和第二分压器级，所述第一分压器级与第一共源共栅级耦合，并且所述第二分压器级与第二共源共栅级耦合；控制装置，所述控制装置设计用于：当在分压器上施加的电压满足预设标准时，跨接第一分压器级和/或第二分压器级。根据不同的实施方式，电路能够具有如下：第一共源共栅级和第二共源共栅级；分压器，所述分压器与第一共源共栅级和第二共源共栅级并联并且具有第一部分电压输出端和第二部分电压输出端，所述第一部分电压输出端与第一共源共栅级耦合，并且所述第二部分电压输出端与第二共源共栅级耦合；控制装置，所述控制装置设计用于：当在第一部分电压输出端上和/或在第二部分电压输出端上施加的电压满足预设标准时，将第一部本文档来自技高网...

【技术保护点】
一种电路(300a，400a，1100b)，所述电路具有：·多个彼此串联的共源共栅级(102a，102b)；·分压器(104)，所述分压器与多个所述共源共栅级(102a，102b)并联，并且与所述共源共栅级(102a，102b)耦合，以将第一支持电位(Vs1)提供给多个所述共源共栅级(102a，102b)中的至少一个共源共栅级(102b)；·控制装置(106)，所述控制装置设计用于：当在所述分压器(104)上施加的电压(Vin)满足预设标准时，将多个所述共源共栅级(102a，102b)中的所述至少一个共源共栅级(102b)与预设的第二支持电位(Vcasc)耦合。

【技术特征摘要】
2016.06.16 DE 102016111036.11.一种电路(300a，400a，1100b)，所述电路具有：·多个彼此串联的共源共栅级(102a，102b)；·分压器(104)，所述分压器与多个所述共源共栅级(102a，102b)并联，并且与所述共源共栅级(102a，102b)耦合，以将第一支持电位(Vs1)提供给多个所述共源共栅级(102a，102b)中的至少一个共源共栅级(102b)；·控制装置(106)，所述控制装置设计用于：当在所述分压器(104)上施加的电压(Vin)满足预设标准时，将多个所述共源共栅级(102a，102b)中的所述至少一个共源共栅级(102b)与预设的第二支持电位(Vcasc)耦合。2.根据权利要求1所述的电路(300a，400a，1100b)，所述电路还具有：用于开关多个所述共源共栅级(102a，102b)的开关输入端(ctrl)。3.根据权利要求2所述的电路(300a，400a，1100b)，其中多个所述共源共栅级(102a，102b)中的附加的共源共栅级(102a)具有开关，所述开关能够借助于所述开关输入端(ctrl)进行开关。4.根据权利要求1至3中任一项所述的电路(300a，400a，1100b)，其中所述附加的共源共栅级(102a)具有处于源极电路或发射极电路中的晶体管，所述晶体管的栅极或基极提供所述开关输入端(ctrl)。5.根据权利要求1至4中任一项所述的电路(300a，400a，1100b)，其中所述分压器(104)具有至少一个电阻性的分压器级和/或至少一个电容性的分压器级。6.根据权利要求1至5中任一项所述的电路(300a，400a，1100b)，其中所述分压器(104)的至少一个分压器级具有二极管。7.根据权利要求1至6中任一项所述的电路(300a，400a，1100b)，其中所述分压器(104)具有至少两个并联的分压器级。8.根据权利要求1至7中任一项所述的电路(300a，400a，1100b)，其中所述分压器(104)具有至少一个与参考电位(Vss)电容性耦合的分压器级。9.根据权利要求1至8中任一项所述的电路(300a，400a，1100b)，所述电路还具有：电压源(802)，所述电压源设计用于提供所述第二支持电位(Vcasc)。10.根据权利要求1至9中任一项所述的电路(300a，400a，1100b)，其中所述第二支持电位(Vcasc)与施加在所述分压器(104)上的电压(Vin)相比具有更小的波动；和/或其中借助于所述分压器(104)从施加在所述分压器(104)上的电压(Vin)中分出所述第一支持电位(Vs1)。11.根据权利要求1至10中任一项所述的电路(300a，400a，1100b)，其中所述至少一个共源共栅级(102b)具有开关，所述开关设计用于借助于分别耦合输入给所述至少一个共源共栅级(102b)的支持电位(Vs1，Vcasc)进行开关。12.根据权利要求1至11中任一项所述的电路(300a，400a，1100b)，其中所述至少一个共源共栅级(102b)具有处于栅极电路或基极电路中的晶体管，所述晶体管的栅极或基极与所述分压器(104)耦合。13.一种整流器电路(...

【专利技术属性】
技术研发人员：马蒂亚斯·埃姆森胡贝尔，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国,DE