集成电路器件及其制造方法技术

本公开提供了集成电路器件及其制造方法。一种集成电路器件包括：第一鳍型有源区，在基板的第一区域中，第一鳍型有源区具有第一凹陷，该第一凹陷填充有第一源极/漏极区；第一器件隔离层，覆盖第一鳍型有源区的两个下部侧壁；第二鳍型有源区，在基板的第二区域中，第二鳍型有源区具有第二凹陷，该第二凹陷填充有第二源极/漏极区；第二器件隔离层，覆盖第二鳍型有源区的两个下部侧壁；以及鳍绝缘间隔物，在第一器件隔离层上，鳍绝缘间隔物覆盖第一源极/漏极区下面的第一鳍型有源区的侧壁。

【技术实现步骤摘要】
集成电路器件及其制造方法
本专利技术构思涉及一种集成电路器件及其制造方法，更具体地，涉及包括场效应晶体管的集成电路器件及其制造方法。
技术介绍
近来，由于电子技术的快速发展，半导体器件的按比例缩小已经以快的速度持续地进行。然而，由于半导体器件的小型化，各种缺陷诸如短路可能在器件的密集结构区域和/或不规则结构区域中发生，并且所导致的缺陷会降低半导体器件的可靠性并且会降低其操作准确性。由于半导体器件需要快的操作速度以及操作准确性，所以正在进行对于优化半导体器件中包括的晶体管的结构的各种研究。
技术实现思路
本专利技术构思提供一种具有以下结构的集成电路器件，该结构使该集成电路器件中的单元器件能够保证根据单元器件的种类和结构所需要的不同电性能，从而提高集成电路器件的可靠性。本专利技术构思还提供制造该集成电路器件的方法，该方法可以包括低成本的简化工艺。根据本专利技术构思的一个方面，提供一种集成电路器件，该集成电路器件包括：基板，具有第一区域和第二区域；第一鳍型有源区，在第一区域中，第一鳍型有源区包括具有第一凹陷的第一鳍部分，第一凹陷填充有第一源极/漏极区；第一器件隔离层，覆盖第一鳍型有源区的两个下部侧壁；第二鳍型有源区，在第二区域中，第二鳍型有源区包括具有第二凹陷的第二鳍部分，第二凹陷填充有第二源极/漏极区；第二器件隔离层，覆盖第二鳍型有源区的两个下部侧壁；以及鳍绝缘间隔物，覆盖第一鳍型有源区的第一侧壁和第二鳍型有源区的第二侧壁中的至少一个，第一鳍型有源区的第一侧壁在第一器件隔离层和第一凹陷之间，第二鳍型有源区的第二侧壁在第二器件隔离层和第二凹陷之间。根据本专利技术构思的另一个方面，提供一种集成电路器件，该集成电路器件包括：第一鳍型有源区，在基板的第一区域中，第一鳍型有源区从基板突出并具有第一沟道区域和第一凹陷；第一器件隔离层，在第一区域中，第一器件隔离层覆盖第一鳍型有源区的两个下部侧壁；第一栅线，在第一器件隔离层上，第一栅线覆盖第一沟道区域；第一源极/漏极区，在第一凹陷中；第二鳍型有源区，在基板的第二区域中，第二鳍型有源区从基板突出并具有第二沟道区域和第二凹陷，基板的第二区域与基板的第一区域间隔开；第二器件隔离层，在第二区域中，第二器件隔离层覆盖第二鳍型有源区的两个下部侧壁；第二栅线，在第二器件隔离层上，第二栅线覆盖第二沟道区域；第二源极/漏极区，在第二凹陷中；鳍绝缘间隔物，仅在第一区域和第二区域当中的第一区域中，鳍绝缘间隔物覆盖第一鳍型有源区的在第一器件隔离层和第一源极/漏极区之间的两个侧壁。根据本专利技术构思的另一个方面，提供一种集成电路器件，该集成电路器件包括：第一鳍型有源区，在基板的第一区域中，第一鳍型有源区从基板突出并具有第一沟道区域和第一凹陷；第一器件隔离层，在第一区域中，第一器件隔离层覆盖第一鳍型有源区的两个下部侧壁；第一栅线，在第一器件隔离层上，第一栅线覆盖第一沟道区域；第一源极/漏极区，在第一凹陷中；第二鳍型有源区，在基板的第二区域中，第二鳍型有源区从基板突出并具有第二凹陷和第二沟道区域，基板的第二区域与基板的第一区域间隔开；第二器件隔离层，在第二区域中，第二器件隔离层覆盖第二鳍型有源区的两个下部侧壁；第二栅线，在第二器件隔离层上，第二栅线覆盖第二沟道区域；第二源极/漏极区，在第二凹陷中；第一鳍绝缘间隔物，覆盖第一鳍型有源区的在第一器件隔离层和第一源极/漏极区之间的侧壁，并具有第一高度；以及第二鳍绝缘间隔物，覆盖第二鳍型有源区的在第二器件隔离层和第二源极/漏极区之间的侧壁，并具有小于第一高度的第二高度。根据本专利技术构思的另一个方面，提供一种制造集成电路器件的方法，该方法包括：在基板的第一区域中形成第一鳍型有源区以及在基板的第二区域中形成第二鳍型有源区；在基板上形成间隔物层，该间隔物层覆盖第一鳍型有源区和第二鳍型有源区；以及蚀刻间隔物层、第一鳍型有源区和第二鳍型有源区以同时形成第一鳍型有源区上的第一凹陷、第二鳍型有源区上的第二凹陷以及第一鳍绝缘间隔物，该第一鳍绝缘间隔物是间隔物层的第一剩余部分，该第一剩余部分覆盖第一凹陷之下的第一鳍型有源区的侧壁。根据本专利技术构思的另一个方面，提供一种制造集成电路器件的方法，该方法包括：在基板的第一区域中形成第一鳍型有源区和第一器件隔离层以及在基板的第二区域中形成第二鳍型有源区和第二器件隔离层，第一器件隔离层覆盖第一鳍型有源区的两个下部侧壁，第二器件隔离层覆盖第二鳍型有源区的两个下部侧壁；在第一器件隔离层上形成第一虚设栅极结构以及在第二器件隔离层上形成第二虚设栅极结构，第一虚设栅极结构覆盖第一鳍型有源区，第二虚设栅极结构覆盖第二鳍型有源区；形成间隔物层，该间隔物层覆盖第一鳍型有源区、第二鳍型有源区、第一虚设栅极结构和第二虚设栅极结构；以及蚀刻间隔物层、第一鳍型有源区和第二鳍型有源区以同时形成第一栅极绝缘间隔物、第二栅极绝缘间隔物、在第一鳍型有源区上的第一凹陷、在第二鳍型有源区上的第二凹陷以及第一鳍绝缘间隔物，第一栅极绝缘间隔物包括间隔物层的第一部分并覆盖第一虚设栅极结构的两个侧壁，第二栅极绝缘间隔物包括间隔物层的第二部分并覆盖第二虚设栅极结构的两个侧壁，第一鳍绝缘间隔物包括间隔物层的第三部分并覆盖第一鳍型有源区的在第一器件隔离层和第一凹陷之间的侧壁。根据本专利技术构思的另一个方面，提供一种集成电路器件，该集成电路器件包括：存储器区域和逻辑区域，该逻辑区域连接到该存储器区域或与该存储器区域间隔开；第一晶体管，包括第一源极/漏极区，该第一源极/漏极区填充在存储器区域中的第一鳍型有源区的第一凹陷部分中；第一器件隔离层，覆盖存储器区域中的第一鳍型有源区的两个下部侧壁；第二晶体管，包括第二源极/漏极区，该第二源极/漏极区填充在逻辑区域中的第二鳍型有源区的第二凹陷部分中；第二器件隔离层，覆盖逻辑区域中的第二鳍型有源区的两个下部侧壁；第一鳍绝缘间隔物，覆盖第一鳍型有源区的在第一源极/漏极区和第一器件隔离层之间的第一侧壁，第一鳍绝缘间隔物具有第一高度；以及第二鳍绝缘间隔物，覆盖第二鳍型有源区的在第二源极/漏极区和第二器件隔离层之间的第二侧壁，第二鳍绝缘间隔物具有小于第一高度的第二高度，或者没有第二鳍绝缘间隔物覆盖第二鳍型有源区的在第二源极/漏极区和第二器件隔离层之间的第二侧壁。附图说明从以下结合附图的详细描述，本专利技术构思的示范性实施方式将被更清楚地理解，附图中：图1是示出根据本专利技术构思的示范性实施方式的集成电路器件的主要配置的平面布局图；图2A示出包括在由图1中的“IA”表示的虚线区域和由图1中的“IIA”表示的虚线区域中的主要部件的透视图，图2B示出分别沿图2A的线B1-B1'和线B2-B2'剖取的截面图，图2C示出分别沿图2A的线C1-C1'和线C2-C2'剖取的截面图，图2D示出分别沿图2A的线D1-D1'和线D2-D2'剖取的截面图；图3A和图3B是根据本专利技术构思的示范性实施方式的集成电路器件的截面图；图4A示出根据本专利技术构思的示范性实施方式的集成电路器件的透视图，图4B示出沿图4A的线B1-B1'和线B2-B2'剖取的截面图；图5示出根据本专利技术构思的示范性实施方式的集成电路器件的截面图；图6是根据本专利技术构思的示范性实施方式的集成电路器件的方框图；图7A是可包括在根据本专利技术构思的示范性实施本文档来自技高网...

【技术保护点】
一种集成电路器件，包括：基板，具有第一区域和第二区域；第一鳍型有源区，在所述第一区域中，所述第一鳍型有源区包括第一鳍部分，所述第一鳍部分具有第一凹陷，所述第一凹陷填充有第一源极/漏极区；第一器件隔离层，覆盖所述第一鳍型有源区的两个下部侧壁；第二鳍型有源区，在所述第二区域中，所述第二鳍型有源区包括第二鳍部分，所述第二鳍部分具有第二凹陷，所述第二凹陷填充有第二源极/漏极区；第二器件隔离层，覆盖所述第二鳍型有源区的两个下部侧壁；以及鳍绝缘间隔物，覆盖所述第一鳍型有源区的第一侧壁和所述第二鳍型有源区的第二侧壁中的至少一个，所述第一鳍型有源区的所述第一侧壁在所述第一器件隔离层和所述第一凹陷之间，并且所述第二鳍型有源区的所述第二侧壁在所述第二器件隔离层和所述第二凹陷之间。

【技术特征摘要】
2016.06.20 KR 10-2016-00766151.一种集成电路器件，包括：基板，具有第一区域和第二区域；第一鳍型有源区，在所述第一区域中，所述第一鳍型有源区包括第一鳍部分，所述第一鳍部分具有第一凹陷，所述第一凹陷填充有第一源极/漏极区；第一器件隔离层，覆盖所述第一鳍型有源区的两个下部侧壁；第二鳍型有源区，在所述第二区域中，所述第二鳍型有源区包括第二鳍部分，所述第二鳍部分具有第二凹陷，所述第二凹陷填充有第二源极/漏极区；第二器件隔离层，覆盖所述第二鳍型有源区的两个下部侧壁；以及鳍绝缘间隔物，覆盖所述第一鳍型有源区的第一侧壁和所述第二鳍型有源区的第二侧壁中的至少一个，所述第一鳍型有源区的所述第一侧壁在所述第一器件隔离层和所述第一凹陷之间，并且所述第二鳍型有源区的所述第二侧壁在所述第二器件隔离层和所述第二凹陷之间。2.如权利要求1所述的集成电路器件，其中所述鳍绝缘间隔物仅在所述第一区域和所述第二区域当中的所述第一区域中，并覆盖所述第一鳍型有源区的在所述第一器件隔离层和所述第一源极/漏极区之间的两个侧壁。3.如权利要求1所述的集成电路器件，还包括：栅极间电介质，覆盖所述第一源极/漏极区和所述第二源极/漏极区，其中所述第一侧壁与所述栅极间电介质间隔开，使所述鳍绝缘间隔物在所述第一侧壁和所述栅极间电介质之间，并且所述第二侧壁与所述栅极间电介质间隔开，使所述第二源极/漏极区的一部分在所述第二侧壁和所述栅极间电介质之间。4.如权利要求1所述的集成电路器件，其中所述鳍绝缘间隔物包括：第一鳍绝缘间隔物，覆盖所述第一器件隔离层和所述第一源极/漏极区之间的所述第一侧壁；和第二鳍绝缘间隔物，覆盖所述第二器件隔离层和所述第二源极/漏极区之间的所述第二侧壁，其中所述第一鳍绝缘间隔物的高度大于所述第二鳍绝缘间隔物的高度。5.如权利要求1所述的集成电路器件，其中所述第一凹陷的深度小于所述第二凹陷的深度。6.如权利要求1所述的集成电路器件，其中所述第一鳍型有源区的在所述第一凹陷下面从所述第一器件隔离层向上突出且在所述第一器件隔离层之外的部分的垂直长度大于所述第二鳍型有源区的在所述第二凹陷下面从所述第二器件隔离层向上突出且在所述第二器件隔离层之外的部分的垂直长度。7.如权利要求1所述的集成电路器件，其中所述第一源极/漏极区的尺寸小于所述第二源极/漏极区的尺寸。8.如权利要求1所述的集成电路器件，其中所述第一区域是SRAM区域，所述第二区域是逻辑区域。9.如权利要求1所述的集成电路器件，其中所述第一区域是NMOS晶体管区域，所述第二区域是PMOS晶体管区域。10.如权利要求1所述的集成电路器件，还包括：第一栅线，在所述第一器件隔离层上以及在所述第一鳍型有源区上，所述第一栅线在与所述第一鳍型有源区交叉的方向上延伸；第一栅极绝缘间隔物，在所述第一器件隔离层上以及在所述第一鳍型有源区上，所述第一栅极绝缘间隔物覆盖所述第一栅线的两个侧壁；第二栅线，在所述第二器件隔离层上以及在所述第二鳍型有源区上，所述第二栅线在与所述第二鳍型有源区交叉的方向上延伸；以及第二栅极绝缘间隔物，在所述第二器件隔离层上以及在所述第二鳍型有源区上，所述第二栅极绝缘间隔物覆盖所述第二栅线的两个侧壁，其中所述鳍绝缘间隔物、所述第一栅极绝缘间隔物和所述第二栅极绝缘间隔物包括相同的材料。11.如权利要求10所述的集成电路器件，其中所述鳍绝缘间隔物仅在所述第一区域和所述第二区域当中的所述第一区域中，并一体地连接到所述第一栅极绝缘间隔物。12.如权利要求10所述的集成电路器件，其中所述鳍绝缘间隔物包括：第一鳍绝缘间隔物，具有第一高度，覆盖所述第一侧壁，并一体地连接到所述第一栅极绝缘间隔物；和第二鳍绝缘间隔物，具有小于所述第一高度的第二高度，覆盖所述第二侧壁，并一体地连接到所述第二栅极绝缘间隔物。13.如权利要求10所述的集成电路器件，其中所述第一栅极绝缘间隔物和所述第二栅极绝缘间隔物包括内栅极绝缘间隔物和外栅极绝缘间隔物，所述内栅极绝缘间隔物包括SiN，所述外栅极绝缘间隔物包括SiOCN、SiCN或其组合，并且所述鳍绝缘间隔物包括SiOCN、SiCN或其组合。14.一种集成电路器件，包括：第一鳍型有源区，在基板的第一区域中，所述第一鳍型有源区从所述基板突出并具有第一沟道区域和第一凹陷；第一器件隔离层，在所述第一区域中，所述第一器件隔离层覆盖所述第一鳍型有源区的两个下部侧壁；第一栅线，在所述第一器件隔离层上，所述第一栅线覆盖所述第一沟道区域；第一源极/漏极区，在所述第一凹陷中；第二鳍型有源区，在所述基板的第二区域中，所述第二鳍型有源区从所述基板突出并具有第二沟道区域和第二凹陷，所述基板的所述第二区域与所述基板的所述第一区域间隔开；第二器件隔离层，在所述第二区域中，所述第二器件隔离层覆盖所述第二鳍型有源区的两个下部侧壁；第二栅线，在所述第二器件隔离层上，所述第二栅线覆盖所述第二沟道区域；第二源极/漏极区，在所述第二凹陷中；以及鳍绝缘间隔物，仅在所述第一区域和所述第二区域当中的所述第一区域中，所述鳍绝缘间隔物覆盖所述第一鳍型有源区的在所述第一器件隔离层和所述第一源极/漏极区之间的两个侧壁。15.如权利要求14所述的集成电路器件，还包括：栅极间电介质，覆盖所述第一源极/漏极区和所述第二源极/漏极区，其中所述第一鳍型有源区的在所述第一器件隔离层和所述第一源极/漏极区之间的两个侧壁与所述栅极间电介质间隔开，使所述鳍绝缘间隔物在第一鳍型有源区的两个侧壁和所述栅极间电介质之间，并且所述第二鳍型有源区的在所述第二器件隔离层之上的两个侧壁与所述栅极间电介质间隔开，使所述第二源极/漏极区的部分在所述第二鳍型有源区的两个侧壁和所述栅极间电介质之间。16.如权利要求1...

【专利技术属性】
技术研发人员：郑镛国，朴起宽，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR