布局方法技术

布局方法包括：通过处理器或手动选择集成电路的布局中的第一布局器件；在第一布局器件和第二布局器件之间的边界处选择邻接第一布局器件的第二布局器件，其中，导电路径设置为穿过第一布局器件和第二布局器件的边界；并且在导电路径上和边界附近设置切割层。第一布局器件是第一布局图案并且第二布局器件是与第一布局图案不同的第二布局图案。

【技术实现步骤摘要】
布局方法
本专利技术的实施例涉及布局方法。
技术介绍
在集成电路(尤其是数字电路)的设计中，具有固定功能的标准单元被广泛使用。标准单元通常是预先设计的并且存储在单元库中。在集成电路设计工艺期间，标准单元从单元库中重新取回并且放置在期望的位置。之后，实施布线以将标准单元彼此连接并且将标准单元与芯片上的其它电路连接。由于标准单元中不期望的布局，因此每个标准单元中的导电路径可能产生寄生效应。在先进的半导体技术中，当数百万的标准单元集成至数字电路时，由巨大数量的标准单元引起的有效寄生效应可能大大降低数字电路的速度和功耗。
技术实现思路
本专利技术的实施例提供了一种布局方法，包括：选择集成电路的布局中的第一布局器件；在所述第一布局器件和第二布局器件之间的边界处选择邻接所述第一布局器件的所述第二布局器件，其中，导电路径设置为穿过所述第一布局器件和所述第二布局器件的边界；以及在所述导电路径上和所述边界附近设置切割层；其中，所述第一布局器件是第一布局图案并且所述第二布局器件是与所述第一布局图案不同的第二布局图案。本专利技术的另一实施例提供了一种集成电路布局，包括：第一布局器件；第二布局器件，在所述第一布局器件和第二布局器件之间的边界处邻接所述第一布局器件；以及导电路径，设置为穿过所述第一布局器件和所述第二布局器件的所述边界；其中，所述第一布局器件是第一布局图案并且所述第二布局器件是与所述第一布局图案不同的第二布局图案，并且所述导电路径在所述边界附近断开成第一导电部分和第二导电部分。本专利技术的又一实施例提供了一种集成电路，包括：第一电路器件；第二电路器件，邻接所述第一电路器件；第一导电路径，设置为穿过所述第一电路器件；第二导电路径，设置为穿过所述第二电路器件；以及其中，所述第一电路器件是第一电路图案并且所述第二电路器件是与所述第一电路图案不同的第二电路图案，所述第一导电路径与所述第二导电路径对准，并且所述第一导电路径与所述第二导电路径断开。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1是根据一些实施例的示出用于改进集成电路的布局的布局方法的流程图。图2至图6是根据一些实施例的示出有源布局器件的图。图7至图10是根据一些实施例的示出无源布局器件的图。图11至图21是根据一些实施例的示出电路单元布局的图。图22是根据实施例的集成电路设计和模型系统的功能框图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。以下将详细地讨论本专利技术的实施例。但是，应该理解，本专利技术提供了许多可以在多种具体上下文中体现的许多适用的专利技术概念。所讨论的具体实施例仅仅是说明性的并且并不用于限制本专利技术的范围。此外，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”“较低”、“左”、“右”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。应该明白，当元件称为“连接至”或“耦合至”另一元件时，该元件可能直接连接至或耦合至其它元件，或可以存在中间元件。图1是根据一些实施例的示出用于改进集成电路的布局的布局方法100的流程图。布局方法100可通过处理器或手动执行。布局方法100中的一些操作可以手动执行。布局方法100可以编译在计算机可读程序中。计算机可读程序可以存储在存储器件中。处理器可以从存储器件中读取或重新加载计算机可读程序以对集成电路的布局执行布局方法100。集成电路的布局由多个标准单元组成。标准单元通常是预先设计的并且存储在单元库中。一般来说，布局方法100设计为确定集成电路的布局中的有源电路和冗余电路，其中，冗余电路邻接有源电路，并且导电路径穿过有源电路和冗余电路。之后，布局方法100设计为在导电路径上并且在第一器件和第二器件之间的边界附近设置切割层。该切割层是用于切割穿过有源电路和冗余电路的导电路径的掩模。当冗余电路中的导电路径与有源电路断开时，冗余电路中的导电路径上的诸如寄生或耦合电容器的寄生元件与有源电路断开。相应地，当所有冗余电路的导电路径与集成电路中的它们相应的有源电路断开时，减少了集成电路的有效寄生元件。当集成电路中的寄生元件减少时，可以改进集成电路的功耗性能和操作速度。根据一些实施例，布局方法100包括操作102至108。在操作102中，选择集成电路的布局中的第一布局器件。在操作104中，选择集成电路的布局中的第二布局器件。在第一布局器件和第二布局器件之间的边界处，第二布局器件邻接第一布局器件。在操作106中，第一布局器件的布局图案和第二布局器件的布局图案确定为第一布局图案和与第一布局图案不同的第二布局图案。根据一些实施例，第一布局图案对应于集成电路中的有源电路，并且第二布局图案对应于集成电路中的冗余电路。然而，这不限制本专利技术。第一布局图案可以对应于集成电路中的冗余电路，并且第二布局图案可以对应于集成电路中的有源电路。在操作108中，当第一布局器件的布局图案和第二布局器件的布局图案分别确定为第一布局图案和第二布局图案时，切割层设置在导电路径上并且在第一布局器件和第二布局器件之间的边界附近。当切割层设置在导电路径上并且在第一布局器件和第二布局器件之间的边界附近时，布局方法100重复操作102至108，直至由相应的切割层设置冗余电路中的全部导电路径。根据一些实施例，导电路径是多晶硅路径。对于场效应晶体管(FET)，多晶硅路径设置在场效应晶体管的扩散区域或有源区域上以用于引起扩散区域上的磁场。因此，多晶硅路径可以被视为场效应晶体管的栅极端子。为了简单起见，多晶硅路径在以下实施例中为多晶硅路径。然而，这不限制本专利技术。根据一些实施例，在操作106中，布局方法100布置为确定第一布局器件是否包括接触多晶硅路径的第一接触层，并且确定第二布局器件是否包括接触多晶硅路径的第二接触层。如果第一布局器件包括接触多晶硅路径的第一接触层以及如果第二布局器件没有包括接触多晶硅路径的第二接触层，则布局方法100确定第一布局器件是有源布局图案(或简单的有源电路)并且第二布局器件是冗余布局图案(或简单的冗余电路)。根据一些实施例，在操作106中，布局方法100布置为确定第一布局器件是否包括用于将第一布局器件的第一扩散区域连接至邻近于第一布局器件的第三布局器件的第一接触层，以及确定第二布局器件是否包括用于将第二布局器件的第二扩散区域连接至邻近本文档来自技高网...

【技术保护点】
一种布局方法，包括：选择集成电路的布局中的第一布局器件；在所述第一布局器件和第二布局器件之间的边界处选择邻接所述第一布局器件的所述第二布局器件，其中，导电路径设置为穿过所述第一布局器件和所述第二布局器件的边界；以及在所述导电路径上和所述边界附近设置切割层；其中，所述第一布局器件是第一布局图案并且所述第二布局器件是与所述第一布局图案不同的第二布局图案。

【技术特征摘要】
2016.06.15 US 15/183,1121.一种布局方法，包括：选择集成电路的布局中的第一布局器件；在所述第一布局器件和第二布局器件之间的边界处选择邻接所述第一布局器件的...

【专利技术属性】
技术研发人员：李焯基，黎钰琦，曾家尉，江哲维，刘祈麟，高章瑞，杨荣展，卢麒友，庄惠中，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71