晶体管阵列面板制造技术

本发明专利技术提供一种晶体管阵列面板。晶体管位于基板上。晶体管包括半导体层。缓冲层位于基板和晶体管的半导体层之间，包括绝缘材料。底层位于基板和缓冲层之间。底层和半导体层彼此重叠。底层包括在远离基板的方向上彼此堆叠的第一层、第二层和第三层。

Transistor array panel

The present invention provides a type of transistor array panel. The transistor is located on the substrate. A transistor consists of a semiconductor layer. The buffer layer is located between the semiconductor layer of the substrate and the transistor, including the insulating material. The bottom is located between the base plate and the buffer layer. The bottom layer and the semiconductor layer overlap each other. The bottom layer includes the first layer, the second layer and the third layer stacked each other in the direction far from the substrate.

【技术实现步骤摘要】
晶体管阵列面板相关申请的交叉引用本申请要求于2016年6月13日在韩国知识产权局提交的韩国专利申请第10-2016-0073049号的优先权，该专利申请的公开内容通过引用整体被并入本文。
本专利技术涉及一种晶体管阵列面板。
技术介绍
晶体管阵列面板包括位于基板上的多个晶体管。这些晶体管操作来传输用于像素的数据信号和驱动电压。
技术实现思路
根据示例性实施例，提供如下一种晶体管阵列面板。晶体管位于基板上。晶体管包括半导体层。缓冲层位于基板和晶体管的半导体层之间，包括绝缘材料。底层位于基板和缓冲层之间。底层和半导体层彼此重叠。底层包括在远离基板的方向上彼此堆叠的第一层、第二层和第三层。根据本专利技术构思的示例性实施例，提供如下一种晶体管阵列面板。晶体管位于基板上，包括半导体层。缓冲层位于基板和晶体管之间，包括绝缘材料。底层位于基板和缓冲层之间，与半导体层重叠。底层包括包含金属的第一层和包含金属合金的第二层，该金属合金包含铜、镍和锌。根据本专利技术的示例性实施例，提供如下一种晶体管阵列面板。基板包括第一区域和第二区域。底层位于基板的第一区域上。底层包括由第一金属形成的金属层以及包括第一金属的金属合金层。驱动晶体管位于基板上，驱动晶体管与底层重叠。开关晶体管位于基板的第二区域上。像素电极电连接到驱动晶体管的第二源/漏区。栅极线连接到开关晶体管的开关栅电极。驱动晶体管的栅电极电连接到开关晶体管的第二开关源/漏区。栅极线位于比驱动晶体管的栅电极低的位置。底层电连接到驱动晶体管的第二源/漏区和像素电极。附图说明通过参照附图对本专利技术的示例性实施例进行详细描述，本专利技术的这些以及其它特征将变得更加明显，附图中：图1、图2、图3以及图4是根据本专利技术示例性实施例的晶体管阵列面板的剖面图；图5是根据本专利技术示例性实施例的图4中所示的晶体管阵列面板的俯视图；图6是根据本专利技术示例性实施例的晶体管阵列面板的剖面图；图7是根据本专利技术示例性实施例的图6中所示的晶体管阵列面板的俯视图；图8是根据本专利技术示例性实施例的晶体管阵列面板的剖面图；图9是根据本专利技术示例性实施例的图8中所示的晶体管阵列面板的俯视图；图10是根据本专利技术示例性实施例的晶体管阵列面板的剖面图；以及图11根据本专利技术示例性实施例的图10中所示的晶体管阵列面板的俯视图。具体实施方式下面将参照附图来详细描述本专利技术的示例性实施例。但是，本专利技术可以以不同的形式来体现，并且不应被解释为限于本文所阐述的实施例。在附图中，为了清楚起见，层和区域的厚度可能被夸大。还将理解，当元件被称为在另一元件或基板“上”时，其可以直接在另一元件或基板上，或者也可以存在中间层。还将理解，当元件被称为“联接到”或“连接到”另一元件时，其可以直接联接到或连接到另一元件，或者也可以存在中间元件。在整个说明书和附图中，相同的附图标记可以指代相同的元件。将参照图1和图2描述根据本专利技术示例性实施例的晶体管阵列面板。参考图1和图2，根据本专利技术示例性实施例的晶体管阵列面板包括基板110和位于基板110的一个表面上的多个晶体管TR。图1和图2中所示的第一方向D1和第二方向D2与基板110的表面平行且彼此垂直，并且第三方向D3与第一方向D1和第二方向D2垂直且与基板110的表面大致垂直。例如，基板110具有与和第三方向D3交叉的方向平行的表面。图1和图2的剖面结构示出平行于第三方向D3而截取的结构，第三方向D3可以被称为剖面方向。沿第三方向D3观察时所示出的结构被称为平面结构。在剖面结构中，如果构成元件位于任何其它构成元件上，则意味着两个构成元件沿第三方向D3布置，并且其它构成元件可以位于这两个构成元件之间。基板110包括诸如塑料、玻璃等绝缘材料。晶体管TR包括上电极125、半导体层131、第一电极133、第二电极135、以及第一栅极绝缘体141。在下文中，上电极125可以被称为栅电极；第一电极133可以被称为第一源/漏区；并且第二电极135可以被称为第二源/漏区。上电极125可以连接到栅极线(未示出)，并且可以被施加有包括栅极导通电压Von和栅极截止电压Voff的栅极信号。在这种情况下，上电极125作为晶体管TR的栅电极来发挥作用。上电极125和栅极线可以在剖面上与栅极线位于同一层上，并且可以包括相同的材料。本专利技术并不限于此。第一栅极绝缘体141位于半导体层131和上电极125之间。第一栅极绝缘体141可以是单层。本专利技术并不限于此。例如，第一栅极绝缘体141可以由两层或更多层形成。第一栅极绝缘体141可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化铪(HfO3)或氧化钇(Y2O3)。第一栅极绝缘体141可以仅位于半导体层131和上电极125之间。在这种情况下，第一栅极绝缘体141的上表面或下表面的边缘与上电极125的上表面或下表面的边缘大致平行。两个边缘彼此大致平行意味着两个边缘在第三方向D3上彼此对准，或彼此平行且错开预定距离。例如，当沿第三方向D3观察时，如果两个边缘彼此对准，则第一栅极绝缘体141的平面形状和上电极125的平面形状可以大致相同。参考图1和图2，第一栅极绝缘体141的上表面和下表面的边缘位于从上电极125的下表面的边缘向外预定距离处。如上所述，第一栅极绝缘体141的上表面和下表面的边缘可以与上电极125的下表面的边缘平行。这可以是通过在晶体管阵列面板的制造工艺中使用一个光掩模来形成上电极125和第一栅极绝缘体141的结果。例如，上电极125和第一栅极绝缘体141可以使用相同的光掩模一起被图案化。本专利技术并不限于此。例如，第一栅极绝缘体141可以超出上电极125的边缘之外而连续地形成在基板110上。在这种情况下，第一栅极绝缘体141可以位于晶体管TR的第一电极133和第二电极135上。半导体层131经由第一栅极绝缘体141与上电极125重叠，第一栅极绝缘体141被插入半导体层131与上电极125之间。当晶体管TR被操作时，在半导体层131中形成晶体管TR的沟道。第一电极133和第二电极135基于半导体层131位于相应侧。第一电极133和第二电极135可以直接连接到半导体层131。第一电极133、第二电极135和半导体层131可以包括相同的材料。例如，半导体层131、第一电极133和第二电极135可以包括氧化锌(ZnO)、氧化锌锡(ZTO)、氧化锌铟(ZIO)、氧化铟(InO)、氧化钛(TiO)、铟镓锌氧化物(IGZO)、或铟锌锡氧化物(IZTO)。第一电极133和第二电极135是导电的，并且第一电极133和第二电极135的载流子浓度高于半导体层131的载流子浓度。可以存在梯度区域，在该梯度区域中载流子浓度在第一电极133和半导体层131之间的边界以及第二电极135和半导体层131之间的边界中逐渐变化。当半导体层131包括氧化物半导体层时，可以通过诸如等离子体处理等方法使形成半导体层131的氧化物半导体层导电，来形成第一电极133和第二电极135。例如，氧化物半导体层在腔室中利用包括氟(F)、氢(H)和硫(S)中的至少一种的气体被掺杂以形成第一电极133和第二电极135，使得第一电极133和第二电极135导电。根据本专利技术的示例性实施例，半导体层131的边缘(具体是上表面本文档来自技高网...

【技术保护点】
一种晶体管阵列面板，包括：基板；位于所述基板上的晶体管，所述晶体管包括半导体层；缓冲层，位于所述基板和所述晶体管的所述半导体层之间，并且包括绝缘材料；以及底层，位于所述基板和所述缓冲层之间，其中所述底层和所述半导体层彼此重叠，并且其中所述底层包括在远离所述基板的方向上彼此堆叠的第一层、第二层和第三层。

【技术特征摘要】
2016.06.13 KR 10-2016-00730491.一种晶体管阵列面板，包括：基板；位于所述基板上的晶体管，所述晶体管包括半导体层；缓冲层，位于所述基板和所述晶体管的所述半导体层之间，并且包括绝缘材料；以及底层，位于所述基板和所述缓冲层之间，其中所述底层和所述半导体层彼此重叠，并且其中所述底层包括在远离所述基板的方向上彼此堆叠的第一层、第二层和第三层。2.根据权利要求1所述的晶体管阵列面板，其中所述第一层和所述第三层中的至少一层包括金属合金。3.根据权利要求2所述的晶体管阵列面板，其中所述金属合金包括铜、镍和锌，并且其中所述金属合金包括40原子重量百分比的铜、40原子重量百分比的镍、以及20原子重量百分比的锌。4.根据权利要求3所述的晶体管阵列面板，其中所述第二层包括铜。5.根据权利要求3所述的晶体管阵列面板，其中所述缓冲层的所述绝缘材料包括预定浓度的氢。6.根据权利要求5所述的晶体管阵列面板，其中所述缓冲层的所述绝缘材料进一步包括氧化硅。7.根据权...

【专利技术属性】
技术研发人员：李栋熙，车光民，李东敏，
申请(专利权)人：三星显示有限公司，
类型：发明
国别省市：韩国,KR