标准胞元布局及设置多个标准胞元的方法技术

本发明专利技术涉及标准胞元布局及设置多个标准胞元的方法，提供一种集成电路产品，其包括多个标准胞元，该多个标准胞元的各标准胞元与该多个标准胞元的至少一个其它标准胞元毗连；跨该多个标准胞元连续延展的连续主动区；通过中间扩散间断来分开的至少两个主动区，其中，各标准胞元包含至少一个PMOS装置及至少一个NMOS装置，该至少一个PMOS装置设于该连续主动区中及上面，并且该至少一个NMOS装置设于该至少两个主动区中及上面。

The standard cell element layout and the method of setting up multiple standard cell elements

The present invention relates to a standard cell layout and method of setting a plurality of standard cells, provides an integrated circuit product, which comprises a plurality of standard cells, the standard cell of each standard cell and at least one other standard cell adjacent to the plurality of standard cells; continuous active cross region the plurality of standard cell extending continuously; at least two of the active area, separated by intermediate diffusion constant, the standard cell contains at least one PMOS device and at least one NMOS device, the at least one PMOS device is arranged in the continuous active area and above, and the at least one NMOS the device is arranged at least two active region and above.

【技术实现步骤摘要】
标准胞元布局及设置多个标准胞元的方法
本专利技术关于标准胞元(cell)布局，以及关于设置多个标准胞元的方法，并且更尤指设计具有跨多个标准胞元连续延展的连续主动区、及通过中间扩散间断(intermediatediffusionbreak)分开的至少两个主动区的标准胞元布局。
技术介绍
半导体集成电路(IC)中现有的标准胞元库主要含有以金属氧化物半导体(MOS)环境为基础的逻辑胞元布局，尤其是以互补式金属氧化物半导体(CMOS)环境为基础。大体上，标准胞元库代表标准胞元的集合，其中标准胞元是典型藉助计算机辅助设计(CAD)应用程序来设计的晶体管、或非特定逻辑栅集合的预先设计的布局。标准胞元通常是通过置放与绕线工具按照特定方式来互连或配线，以在特定应用IC(applicationspecificIC；ASIC)中进行特定类型的逻辑操作。现有的ASIC布局典型为通过配置成数条相邻列(row)的逻辑胞元的阵列(array)来界定。诸如PMOS与NMOS晶体管装置等逻辑胞元的组件通过贯孔与金属层来配线，以便形成进行诸如INVERTER、AND、OR、NAND、NOR、XOR、XNOR、及类似者等布尔(Boolean)与逻辑功能的单纯逻辑(NMOS与PMOS)栅。在互连布局的设计中，必须观察集成电路设计规则，举例如晶体管宽度的最小宽度、金属迹线的最小宽度、及类似者。在用于设计集成电路的设计程序中，标准胞元库的标准胞元撷取自标准胞元库，并且置放到所欲位置内，后面跟着绕线步骤，用以将所置放的标准胞元彼此连接，并且与半导体芯片上的其它电路连接。将标准胞元置放到半导体芯片上的所欲位置内时，要遵循预定义的设计规则，亦即，界定主动区与胞元边界相隔间距的规则，使得标准胞元一经置放成毗连配置，邻接胞元的主动区便受适当置放，不会招致面积损失。本文中，介于诸邻接标准胞元的诸主动区之间的保留空间、及介于该等主动区与胞元边界之间的保留空间导致标准胞元的面积显著增加。倘若主动区与胞元边界隔开，该等主动区将不会在彼此毗连置放标准胞元时结合，导致具有不同结晶结构或热膨胀系数的不同材料的接口(interface)附近的材料中出现应力相关问题。举例而言，在胞元内，与连至周围绝缘材料的接口接近的主动区的材料(诸如浅沟槽隔离(shallowtrenchisolation；STI)区)中出现的应力，应变可能在该胞元内生成，该应变影响标准胞元内的NMOS与PMOS装置的效能，对其输出效能造成不理想的变异。现有的标准胞元可包括非主动区，例如STI区，其围绕标准胞元内的主动区。若标准胞元具有超过两阶段，则非主动区通常作用为将诸主动区彼此隔离，并且在区块层级于诸标准胞元之间形成胞元边界。主动区大体上代表上待形成半导体装置的半导体衬底材料的离散岛，这些离散岛是在半导体衬底中通过STI区所界定。希望提供一种标准胞元布局、及一种设置多个标准胞元的方法，使得晶体管效能在接近扩散边缘处(即介于主动区与非主动区之间的接口)的衰减得以降低(若不得避免的话)。
技术实现思路
以下介绍本专利技术的简化概要，以便对本专利技术的一些态样有基本的了解。本概要并非本专利技术的详尽概述。用意不在于指认本专利技术的重要或关键要素，或叙述本专利技术的范畴。目的仅在于以简化形式介绍一些概念，作为下文更详细说明的引言。在本专利技术的第一态样中，提供一种标准胞元布局。根据本文中的一些说明性具体实施例，该标准胞元布局包括多个标准胞元，该多个标准胞元的各标准胞元与该多个标准胞元的至少一个其它标准胞元毗连；跨该多个标准胞元连续延展的连续主动区；通过中间扩散间断来分开的至少两个主动区，其中各标准胞元包含至少一个PMOS装置及至少一个NMOS装置，该至少一个PMOS装置设于该连续主动区中及上面，并且该至少一个NMOS装置设于该至少两个主动区中及上面。在本专利技术的第二态样中，提供一种设置多个标准胞元的方法。根据本文中的一些说明性具体实施例，该设置多个标准胞元的方法包括在毗连配置中置放至少两个标准胞元，该至少两个标准胞元各具有至少两个主动区，其中该至少两个标准胞元的各标准胞元具有至少一个PMOS装置及至少一个NMOS装置，其中，该至少两个标准胞元一经置放成毗连配置，便形成跨该至少两个标准胞元连续延展的连续主动区，其中该至少两个毗连标准胞元包含通过中间扩散间断来分开的至少两个主动区，以及其中该至少一个PMOS装置设于该连续主动区中及上面，并且该至少一个NMOS装置设于该至少两个主动区中及上面。附图说明本专利技术可搭配附图参照以下说明来了解，其中相似的参考组件符号表示相似的组件，并且其中：图1根据本专利技术的一些说明性具体实施例，在示意性俯视图中示意性绘示标准胞元布局；图2在示意性俯视图中示意性绘示图1的标准胞元布局更进阶的情况；图3在示意性俯视图中示意性绘示图1及图2的标准胞元布局再更进阶的情况；以及图4在示意性俯视图中示意性绘示图1至图3的标准胞元布局再更进阶的情况。尽管本文所揭示的专利目标易受各种修改和替代形式所影响，其特定具体实施例仍已通过图式中的实施例予以表示并且在本文中予以详述。然而，应了解的是，本文中特定具体实施例的说明用意不在于将本专利技术限制于所揭示的特定形式，相反地，如随附权利要求书所界定，用意在于涵盖落于本专利技术的精神及范畴内的所有修改、均等例、及替代方案。主要组件符号说明100标准胞元布局110、120～126、130～136、140～147主动区110a～110e、120a～120e、130a～130e、140a～140e标准胞元122b、122c1、122c2扩散区150、150a、150b栅极线152间隔或接触172、173接触153、154间隔160切口174、183接触结构176浮动栅极178栅极线181浮动栅极。具体实施方式下面说明本专利技术的各项说明性具体实施例。为了澄清，本说明书中并未说明实际实作态样的所有特征。当然，将会领会旳是，在开发任何此实际具体实施例时，必须做出许多实作态样特定决策才能达到开发者的特定目的，例如符合系统有关及业务有关的限制条件，这些限制条件会随实作态样不同而变。此外，将了解的是，此一开发努力可能复杂且耗时，虽然如此，仍会是受益于本专利技术的所属领域技术人员的例行工作。本专利技术现将参照附图作说明。各种结构、系统及装置在图式中只是为了阐释而绘示，为的是不要因所属领域技术人员众所周知的细节而混淆本专利技术。虽然如此，仍将附图包括进来以说明并阐释本专利技术的说明性实施例。本文中使用的字组及词组应了解并诠释为与所属领域技术人员了解的字组及词组具有一致的意义。与所属领域技术人员了解的通常或惯用意义不同的词汇或词组(即定义)的特殊定义，用意不在于通过本文词汇或词组的一致性用法提供暗示。就一词汇或词组用意在于具有特殊意义的方面来说，即有别于所属领域技术人员了解的意义，此一特殊定义应会按照为此词汇或词组直接且不含糊地提供此特殊定义的定义方式，在本说明书中明确提出。在各项态样中，本专利技术关于一种形成电容器结构的方法，并且关于一种电容器结构，其中该等电容器结构整合于芯片上或中。根据本专利技术的一些说明性具体实施例，电容器结构可实质代表金属-绝缘体-金属(metal-insulator-metal；MIM)结构。提及MIM结构时，所本文档来自技高网...

【技术保护点】
一种集成电路产品，其包含：多个标准胞元，该多个标准胞元的各标准胞元与该多个标准胞元的至少一个其它标准胞元毗连；跨该多个标准胞元连续延展的连续主动区；以及通过中间扩散间断来分开的至少两个主动区，其中，各标准胞元包含至少一个PMOS装置及至少一个NMOS装置，该至少一个PMOS装置设于该连续主动区中及上面，并且该至少一个NMOS装置设于该至少两个主动区中及上面。

【技术特征摘要】
2016.06.09 US 15/177,4171.一种集成电路产品，其包含：多个标准胞元，该多个标准胞元的各标准胞元与该多个标准胞元的至少一个其它标准胞元毗连；跨该多个标准胞元连续延展的连续主动区；以及通过中间扩散间断来分开的至少两个主动区，其中，各标准胞元包含至少一个PMOS装置及至少一个NMOS装置，该至少一个PMOS装置设于该连续主动区中及上面，并且该至少一个NMOS装置设于该至少两个主动区中及上面。2.如权利要求1所述的产品，其中，该连续主动区包含硅锗。3.如权利要求1所述的产品，其中，该中间扩散间断是沟槽隔离。4.如权利要求1所述的产品，其中，该连续主动区通过沟槽隔离与该至少两个主动区分开。5.如权利要求1所述的产品，其中，该多个标准胞元的至少一个标准胞元实施反相器。6.如权利要求1所述的产品，其中，该连续主动区具有至少约50nm的长度。7.如权利要求1所述的产品，其更包含设于相邻PMOS装置之间的该连续主动区上方的浮动栅极。8.如权利要求7所述的产品，其中，该浮动栅极沿着介于两个邻接标准胞元之间的接口延展。9.如权利要求7所述的产品，其中，该浮动栅极电连接至相邻PMOS装置的源极接触与漏极接触其中一者。10.如权利要求1所述的产品，其更包含设于该两个主动区其中一者上方的浮动栅极，该浮动栅极沿着介于该两个主动区其中一者与该扩散间断之间的接口延展。11.一种制作集成电路产品的方法，其包含：在毗连配置中置放至少两个标准胞元，该至少两个标准胞元各具有至少两个主动区，其中，该至少两个标准胞元的各标准胞元具有至少一个PMOS装置及至少一个NMOS装置；形成跨该至少两个标准胞元连续延...

【专利技术属性】
技术研发人员：乌里奇·亨斯，麦克·利尔，纳特·珍，雷纳·曼恩，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛,KY