一种半导体器件及其制造方法、电子装置制造方法及图纸

本发明专利技术提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供具有PMOS区的半导体衬底，在半导体衬底上形成有栅极结构以及位于栅极结构两侧的侧壁结构；在半导体衬底上形成掩膜层，覆盖栅极结构和侧壁结构；图案化所述掩膜层，以在侧壁结构的外侧形成掩膜侧墙；在露出的PMOS区的栅极结构两侧的半导体衬底中形成嵌入式锗硅层；去除所述掩膜侧墙；将半导体衬底置于清洗槽中进行快速冲洗，并快速排空清洗槽，以有效清除形成嵌入式锗硅时在晶圆中形成的缺陷。根据本发明专利技术，可以有效清除实施嵌入式锗硅工艺时在晶圆中形成的缺陷，提升产品良率。

【技术实现步骤摘要】
一种半导体器件及其制造方法、电子装置
本专利技术涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。
技术介绍
在先进半导体器件的制造工艺中，嵌入式锗硅工艺可以明显增强PMOS的性能。为了获得更大的工艺窗口和更好的电学性能，通常是先在栅极的两侧形成侧壁结构，然后形成嵌入式锗硅。在现有的嵌入式锗硅工艺中，通常在PMOS的源/漏区形成∑状凹槽以用于在其中选择性外延生长嵌入式锗硅，∑状凹槽可以有效缩短器件沟道的长度，满足器件尺寸按比例缩小的要求。通常采用先干法蚀刻再湿法蚀刻的工艺形成∑状凹槽，在形成∑状凹槽之前，需要先形成起遮蔽作用的掩膜层，形成∑状凹槽之后，采用磷酸作为腐蚀液的湿法蚀刻工艺去除所述掩膜层。然而，去除所述掩膜层后，在晶圆上总是存在缺陷和残留，给后续的工艺实施造成不良影响。因此，需要提出一种方法，以解决上述问题。
技术实现思路
针对现有技术的不足，本专利技术提供一种半导体器件的制造方法，包括：提供具有PMOS区的半导体衬底，在所述半导体衬底上形成有栅极结构以及位于所述栅极结构两侧的侧壁结构；在所述半导体衬底上形成掩膜层，覆盖所述栅极结构和所述侧壁结构；图案化所述掩膜层，以在所述侧壁结构的外侧形成掩膜侧墙；在露出的所述PMOS区的栅极结构两侧的半导体衬底中形成嵌入式锗硅层；去除所述掩膜侧墙；将所述半导体衬底置于所述清洗槽中进行快速冲洗，并快速排空所述清洗槽，以有效清除形成所述嵌入式锗硅时在晶圆中形成的缺陷。在一个示例中，将所述半导体衬底置于所述清洗槽中进行快速冲洗并快速排空所述清洗槽的持续时间为5s-15s。在一个示例中，将所述半导体衬底置于所述清洗槽中进行快速冲洗并快速排空所述清洗槽之后，还包括将所述半导体衬底浸入用双氧水和溶解于去离子水的臭氧构成的混合物中的步骤，以将残留的所述缺陷氧化，持续时间为30s-300s。在一个示例中，实施溢流处理去除经过氧化的所述缺陷，持续时间为60s-300s。在一个示例中，所述掩膜层包括自下而上层叠的缓冲层和应力材料层。在一个示例中，在所述嵌入式锗硅层的顶部形成有帽层。在一个示例中，采用磷酸作为腐蚀液的湿法蚀刻工艺去除所述掩膜侧墙。在一个实施例中，本专利技术还提供一种采用上述方法制造的半导体器件。在一个实施例中，本专利技术还提供一种电子装置，所述电子装置包括所述半导体器件。根据本专利技术，可以有效清除实施嵌入式锗硅工艺时在晶圆中形成的缺陷，提升产品良率。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A-图1E为根据本专利技术示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；图2为根据本专利技术示例性实施例一的方法依次实施的步骤的流程图；图3为根据本专利技术示例性实施例三的电子装置的示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。在现有的嵌入式锗硅工艺中，通常在PMOS的源/漏区形成∑状凹槽以用于在其中选择性外延生长嵌入式锗硅，∑状凹槽可以有效缩短器件沟道的长度，满足器件尺寸按比例缩小的要求。通常采用先干法蚀刻再湿法蚀刻的工艺形成∑状凹槽，在形成∑状凹槽之前，需要先形成起遮蔽作用的掩膜层，形成∑状凹槽之后，采用磷酸作为腐蚀液的湿法蚀刻工艺去除所述掩膜层。然而，去除所述掩膜层后，在晶圆上总是存在缺陷和残留，给后续的工艺实施造成不良影响。为了解决上述问题，如图2所示，本专利技术提供了一种半导体器件的制造方法，该方法包括：在步骤201中，提供具有PMOS区的半导体衬底，在半导体衬底上形成有栅极结构以及位于栅极结构两侧的侧壁结构；在步骤202中，在半导体衬底上形成掩膜层，覆盖栅极结构和侧壁结构；在步骤203中，图案化所述掩膜层，以在侧壁结构的外侧形成掩膜侧墙；在步骤204中，在露出的PMOS区的栅极结构两侧的半导体衬底中形成嵌入式锗硅层；在步骤205中，去除所述掩膜侧墙；在步骤206中，将半导体衬底置于清洗槽中进行快速冲洗，并快速排空清洗槽，以有效清除形成嵌入式锗硅时在晶圆中形成的缺陷。通过将半导体衬底置于清洗槽中进行快速冲洗并快速排空清洗槽，可以有效清除实施前述工艺在晶圆中形成的缺陷，同时可以确保晶圆短时间地暴露于空气中以避免造成不期望的氧化。将半导体衬底置于清洗槽中进行快速冲洗并快速排空清洗槽之后，将半导体衬底浸入用双氧水和溶解于去离子水的臭氧构成的混合物中，可以将仍然残留的缺陷氧化，并通过后续实施的溢流处理加以去除。根据本专利技术提出的半导体器件的制造方法，可以有效清除实施嵌入式锗硅工艺时在晶圆中形成的缺陷，提升产品良率。为了彻底理解本专利技术，将在下列的描述中提出详细的结构及/或步骤，以便阐释本专利技术提出的技术方案。本专利技术的较佳实施例本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括：提供具有PMOS区的半导体衬底，在所述半导体衬底上形成有栅极结构以及位于所述栅极结构两侧的侧壁结构；在所述半导体衬底上形成掩膜层，覆盖所述栅极结构和所述侧壁结构；图案化所述掩膜层，以在所述侧壁结构的外侧形成掩膜侧墙；在露出的所述PMOS区的栅极结构两侧的半导体衬底中形成嵌入式锗硅层；去除所述掩膜侧墙；将所述半导体衬底置于清洗槽中进行快速冲洗，并快速排空所述清洗槽，以有效清除形成所述嵌入式锗硅时在晶圆中形成的缺陷。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：提供具有PMOS区的半导体衬底，在所述半导体衬底上形成有栅极结构以及位于所述栅极结构两侧的侧壁结构；在所述半导体衬底上形成掩膜层，覆盖所述栅极结构和所述侧壁结构；图案化所述掩膜层，以在所述侧壁结构的外侧形成掩膜侧墙；在露出的所述PMOS区的栅极结构两侧的半导体衬底中形成嵌入式锗硅层；去除所述掩膜侧墙；将所述半导体衬底置于清洗槽中进行快速冲洗，并快速排空所述清洗槽，以有效清除形成所述嵌入式锗硅时在晶圆中形成的缺陷。2.根据权利要求1所述的方法，其特征在于，将所述半导体衬底置于所述清洗槽中进行快速冲洗并快速排空所述清洗槽的持续时间为5s-15s。3.根据权利要求1所述的方法，其特征在于，将所述半导体衬底置于所述清洗槽...

【专利技术属性】
技术研发人员：梁海慧，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31