一种具有阻容二极管辅助触发SCR结构的ESD防护器件制造技术

技术编号：16758671 阅读：143 留言：0更新日期：2017-12-09 03:47

一种具有阻容二极管辅助触发SCR结构的ESD防护器件，可用于提高芯片的抗ESD能力。主要由P衬底、N阱、P阱、第一N+注入区、第一P+注入区、第二N+注入区、第三N+注入区、第二P+注入区、第四N+注入区、第三P+注入区、第一多晶硅栅及其覆盖的第一薄栅氧化层和第二多晶硅栅及其覆盖的第二薄栅氧化层构成。在ESD应力作用下，当器件发生齐纳击穿时，一方面可形成由寄生阱电阻、MOS电容和栅控二极管构成的寄生阻容耦合辅助触发路径，以降低器件的触发电压和开启时间，另一方面可形成由一寄生PNP和两NPN构成的两条SCR结构电流泄放路径，以降低典型SCR结构的正反馈程度，提高器件的维持电压。

A ESD protective device with a capacitive diode assisted SCR structure

A ESD protective device with a capacitive diode assisted SCR structure can be used to improve the anti ESD capability of the chip. Is mainly composed of P substrate, N trap and P trap, the first N+ injection area, the first P+ injection zone, second N+ and third N+ injection injection area, second P+, fourth N+ injection injection area, third P+ into the area, the first polysilicon gate and covering the first thin gate oxide layer and a more than 2 polysilicon gate and covering second thin gate oxide layer. Under ESD stress, when the device has a zener breakdown, can be formed by the parasitic resistance and capacitance, MOS trap gate controlled diode to constitute the parasitic resistance capacitance coupling auxiliary trigger path, to reduce device trigger voltage and the opening time, on the other hand can form two SCR current structure composed of a parasitic PNP and two NPN discharge path, to reduce the typical SCR structure of positive feedback, improve the device to maintain the voltage.

全部详细技术资料下载

【技术实现步骤摘要】
一种具有阻容二极管辅助触发SCR结构的ESD防护器件
本专利技术属于集成电路的静电放电防护领域，涉及一种ESD防护器件，具体涉及一种具有阻容二极管辅助触发SCR结构的ESD防护器件，可用于提高片上IC的ESD可靠性。
技术介绍
日常生活中，随着多媒体技术的快速发展，电子系统的多功能性和便携性需求持续增加，这均会迫使电子系统需要更高的集成度。虽然集成技术在不断提高，IC芯片高集成度大大提高了系统的电路性能和能耗效率，但是，IC芯片的可靠性问题却随着集成技术的提高变得日益严峻。尤其是IC芯片在人为或机器接触过程中产生的静电放电(ESD)，严重损害着IC芯片的稳定性和效能性。瞬态ESD脉冲可造成芯片功能完全丧失，也可能损坏芯片的局部电路，造成电子系统功能紊乱。而且，这种潜在性的损伤在检测中较难以发现，严重影响产品的成品率。正因如此，针对IC芯片的ESD防护电路逐渐引起业内人士的关注，并已成为当前ESD研究领域的热点。目前，已有一部分IC芯片已采用ESD防护电路，这在增强IC芯片ESD防护能力的同时，也会同时增加IC的芯片面积，由此造成芯片的制造成本的增加。与二极管、栅接地N型金属氧化物半导体(GGNMOS)等常见防护结构相比，可控硅整流器(SCR)结构的单位面积ESD电流泄放能力较强，有利于节省版图面积和降低制造成本，所以SCR器件逐渐成为IC芯片的片上ESD防护领域的研究热点。但是，SCR结构存在触发电压高，维持电压低易产生闩锁等问题，严重制约了SCR结构在IC芯片的ESD防护应用。1993年，A.D.W.Miller提出了一种外接阻容耦合电路的方法，以降低E...
一种具有阻容二极管辅助触发SCR结构的ESD防护器件

【技术保护点】
一种具有阻容二极管辅助触发SCR结构的ESD防护器件，其包括由寄生阱电阻、MOS电容和栅控二极管构成的寄生阻容耦合辅助触发路径和由一寄生PNP和两NPN构成的两条SCR结构电流泄放路径，以降低器件的触发电压和开启时间，提高器件的维持电压，其特征在于：主要由P衬底(101)、N阱(102)、P阱(103)、第一N+注入区(104)、第一P+注入区(105)、第二N+注入区(106)、第三N+注入区(107)、第二P+注入区(108)、第四N+注入区(109)、第三P+注入区(110)、第一多晶硅栅(111)及其覆盖的第一薄栅氧化层(112)和第二多晶硅栅(113)及其覆盖的第二薄栅氧化层(114)构成；在所述P衬底(101)的表面区域从左至右依次设有所述N阱(102)和所述P阱(103)，所述P衬底(101)的左侧边缘与所述N阱(102)的左侧边缘相连，所述N阱(102)的右侧与所述P阱(103)的左侧相连，所述P阱(103)的右侧与所述P衬底(101)的右侧边缘相连；在所述N阱(102)的表面区域从左至右依次设有所述第一N+注入区(104)、所述第一P+注入区(105)、所述第二N+注...

【技术特征摘要】
1.一种具有阻容二极管辅助触发SCR结构的ESD防护器件，其包括由寄生阱电阻、MOS电容和栅控二极管构成的寄生阻容耦合辅助触发路径和由一寄生PNP和两NPN构成的两条SCR结构电流泄放路径，以降低器件的触发电压和开启时间，提高器件的维持电压，其特征在于：主要由P衬底(101)、N阱(102)、P阱(103)、第一N+注入区(104)、第一P+注入区(105)、第二N+注入区(106)、第三N+注入区(107)、第二P+注入区(108)、第四N+注入区(109)、第三P+注入区(110)、第一多晶硅栅(111)及其覆盖的第一薄栅氧化层(112)和第二多晶硅栅(113)及其覆盖的第二薄栅氧化层(114)构成；在所述P衬底(101)的表面区域从左至右依次设有所述N阱(102)和所述P阱(103)，所述P衬底(101)的左侧边缘与所述N阱(102)的左侧边缘相连，所述N阱(102)的右侧与所述P阱(103)的左侧相连，所述P阱(103)的右侧与所述P衬底(101)的右侧边缘相连；在所述N阱(102)的表面区域从左至右依次设有所述第一N+注入区(104)、所述第一P+注入区(105)、所述第二N+注入区(106)和所述第一多晶硅栅(111)及其覆盖的所述第一薄栅氧化层(112)，所述第一多晶硅栅(111)及其覆盖的所述第一薄栅氧化层(112)的左侧与所述第二N+注入区(106)的右侧相连，所述第一多晶硅栅(111)及其覆盖的所述第一薄栅氧化层(112)的右侧与所述第三N+注入区(107)的左侧相连；所述第三N+注入区(107)横跨在所述N阱(102)和所述P阱(103)表面区域，所述第三N+注入区(107)的右侧与所述第二P+注入区(108)的左侧相连；在所述P阱(103)的表面区域从左至右依次设有所述第二P+注入区(108)、所述第二多晶硅栅(113)及其覆盖的所述第二薄栅氧化层(114)、所述第四N+注入区(109)和所述第三P+注入区(110)，所述第二多晶硅栅(113)及其覆盖的所述第二薄栅氧化层(114)的左侧与所述第二P+注入区(108)的右侧相连，所述第二多晶硅栅(113)及其覆盖的所述第二薄栅氧化层(114)的右侧与所述第四N+注入区(109)的左侧相连；所述第一N+注入区(104)与第一金属1(201)相连，所述第一P+注入区(105)与第二金属1(202)相连，所述第二N+注入区(106)与第三金属1(203)相连，所述第一多晶硅栅(111)与第四金属1(204)相连，所述第二多晶硅栅(113)与第五金属1(205)相连...

【专利技术属性】
技术研发人员：梁海莲，刘湖云，顾晓峰，
申请(专利权)人：江南大学，
类型：新型
国别省市：江苏,32

全部详细技术资料下载我是这个专利的主人