薄膜晶体管的制造方法以及薄膜晶体管技术

提供一种能够抑制性能降低以及偏差的薄膜晶体管的制造方法和薄膜晶体管。本发明专利技术的薄膜晶体管(1(1B))的制造方法包括如下工序：在基材(2)的一个主面上形成氧化物半导体层(3)；在氧化物半导体层(3)上形成第一导电层，在基材(2)的另一个主面上形成第二导电层；在第一导电层以及第二导电层上一并地形成掩模层；以及使第一导电层和第二导电层一并地接触蚀刻液，通过将第一导电层以及第二导电层的一部分区域去除而在氧化物半导体层(3)上形成源电极(6)和漏电极(7)，并在基材(2)的另一个主面上形成栅电极(5)。

【技术实现步骤摘要】
【国外来华专利技术】薄膜晶体管的制造方法以及薄膜晶体管
本专利技术涉及在半导体层中使用了氧化物半导体的薄膜晶体管。
技术介绍
近年来，随着对晶体管的薄型化、挠性化、轻量化等的期望提高，作为基材材料，使用了聚萘二甲酸乙二醇酯(PEN)、聚酰亚胺(PI)等的高分子膜。伴随于此，作为半导体层，使用了能够在该膜的耐热温度以下进行成膜的氧化物半导体。另外，在构成薄膜晶体管的源电极、漏电极、栅电极的制作中，使用了光刻法、印刷法。在专利文献1中，记载了一种将栅极绝缘膜用作基板(基材)、并通过印刷法形成了各电极、半导体层的薄膜晶体管。现有技术文献专利文献专利文献1：日本特开2006－186294号公报。
技术实现思路
专利技术要解决的问题在晶体管的制造中，重复进行成膜、热处理等热工序。例如溅射、蒸镀等真空成膜、涂覆工序之后的干燥时刻等。伴随着这样的热工序，存在基材延伸或收缩、基材的尺寸变化的情况。在通过光刻法制造晶体管时，对每一层进行各层的成膜、用于形成掩模层的曝光处理等，因此在各层的形成时，分别完成热处理，基材的尺寸按照每个工序发生变化。因此，难以控制源电极以及漏电极相对于栅电极的形成位置。其结果，有时不能制作与设计一致的晶体管，晶体管的性能产生偏差而导致产品的成品率恶化。因此，本专利技术的目的在于，提供一种能够抑制性能的降低及偏差的薄膜晶体管的制造方法和薄膜晶体管。用于解决问题的手段可实现上述目的本专利技术的薄膜晶体管的制造方法在如下方面具有主旨，即，包括如下工序：在基材的一个主面上形成氧化物半导体层；在氧化物半导体层上形成第一导电层，在基材的另一个主面上形成第二导电层；在第一导电层以及第二导电层上一并地形成掩模层；以及使第一导电层和第二导电层一并地接触蚀刻液，通过将第一导电层以及第二导电层的一部分区域去除而在氧化物半导体层上形成源电极和漏电极，在基材的另一个主面上形成栅电极。本专利技术的薄膜晶体管的制造方法由于包含在第一导电层以及第二导电层上一并地形成掩模层的工序，因此即使基材热延伸或热收缩，也易于维持源电极、漏电极、栅电极的位置关系。其结果，能够抑制栅电极相对于源电极以及漏电极的位置偏移所引起的晶体管的性能降低。另外，在本专利技术的薄膜晶体管的制造方法中，由于基材兼作栅极绝缘膜，因此无需另外设置硅氧化膜等栅极绝缘膜，能够抑制晶体管整体的厚度。由此，不会产生栅极绝缘膜的针孔的产生、膜厚等的品质的偏差所引起的晶体管的性能的偏差。并且，在本专利技术的薄膜晶体管的制造方法中，由于通过光刻法形成源电极、漏电极、栅电极，因此能够将沟道长度控制在10μm以下，能够使电路细微化。本专利技术的薄膜晶体管的制造方法中，优选的是，还包括如下工序：在形成源电极以及漏电极之后，以覆盖源电极以及漏电极之间的方式形成掩模层；以及使氧化物半导体层接触蚀刻液，将未被源电极、漏电极以及掩模层覆盖的氧化物半导体层的区域去除。通过像这样对氧化物半导体层进行蚀刻，能够对齐源电极与半导体层的蚀刻宽度、漏电极与半导体层的蚀刻宽度。另外，能够区别于源电极、漏电极地在基材上形成端子电极、贯通电极。在本专利技术的薄膜晶体管的制造方法中，优选的是，氧化物半导体层包含In、Ga、Zn、以及O。氧化物半导体之中，IGZO的电子迁移率为10cm2/V·sec这样高，因此能够提高晶体管的处理速度。在本专利技术的薄膜晶体管的制造方法中，优选的是，第一导电层以及第二导电层由Cu构成。这是因为，Cu具有较高的电传导性，并且廉价，耐热性也优异。在本专利技术的薄膜晶体管的制造方法中，优选的是，掩模层由干膜抗蚀剂形成。与掩模层由液体抗蚀剂形成的情况比较，在掩模层由干膜抗蚀剂形成的情况下，不需要涂覆抗蚀剂之后的溶剂干燥，因此能够提高生产性。另外，可实现上述目的本专利技术的薄膜晶体管在如下方面具有主旨，即，具有：基材；氧化物半导体层，形成于基材的一个主面上；源电极，形成于氧化物半导体层上；漏电极，形成于氧化物半导体层上；以及栅电极，形成于基材的另一个主面上。本专利技术的薄膜晶体管由于基材兼作栅极绝缘膜，因此无需另外设置硅氧化膜等的栅极绝缘膜，能够抑制晶体管整体的厚度。另外，不会产生栅极绝缘膜的针孔的产生、膜厚等的品质的偏差所引起的晶体管的性能的偏差。在本专利技术的薄膜晶体管中，优选的是，氧化物半导体层包含In、Ga、Zn、以及O。优选的是，通过一并的光刻以及一并的湿式蚀刻而形成源电极、漏电极和栅电极。在本专利技术的薄膜晶体管的制造方法中，由于通过光刻法形成了源电极、漏电极、栅电极，因此能够将沟道长度控制在10μm以下，能够实现电路的细微化。另外，由于通过一并的光刻以及一并的湿式蚀刻形成了源电极、漏电极、栅电极，因此即使基材热延伸或热收缩，也易于维持源电极、漏电极、栅电极的位置关系。其结果，能够抑制栅电极相对于源电极以及漏电极的位置偏移所引起的晶体管的性能降低。并且，可实现上述目的本专利技术的薄膜晶体管在如下方面具有主旨，即，薄膜晶体管具有：基材；形成于基材的一个主面上的第一氧化物半导体层；以及形成于基材的另一个主面上的第二氧化物半导体层，其中，薄膜晶体管还包括第一晶体管和第二晶体管，所述第一晶体管具有：第一栅电极，形成于第一氧化物半导体层上；第一源电极和第一漏电极，形成于第二氧化物半导体层上，所述第二晶体管具有：第二栅电极，形成于第二氧化物半导体层上；第二源电极和第二漏电极，形成于第一氧化物半导体层上。本专利技术的薄膜晶体管由于基材兼作栅极绝缘膜，因此无需另外设置硅氧化膜等的栅极绝缘膜，能够抑制晶体管整体的厚度。另外，不会产生栅极绝缘膜的针孔的产生、膜厚等的品质的偏差所引起的晶体管的性能的偏差。本专利技术的薄膜晶体管配置有隔着基材彼此不同朝向的两个晶体管，因此能够缩窄相邻的晶体管彼此的配置间隔，可提高电路的集成度。优选的是，将第一源电极或者第一漏电极和第二源电极或者第二漏电极重叠地配置。由于能够缩窄相邻的晶体管彼此的配置间隔，因此可进一步提高电路的集成度。优选的是，第一氧化物半导体层的导电型与第二氧化物半导体层的导电型之间为相反极性，第一晶体管和第二晶体管之间构成为互补型。由此，能够将第一晶体管与第二晶体管配置成金属氧化物半导体(MOS)中的CMOS构造。优选的是，第一漏电极和第二漏电极重叠地配置，在第一漏电极和第二漏电极重叠的区域中，在基材形成有贯通孔，第一漏电极和第二漏电极通过贯通孔而连接。由于第一漏电极与第二漏电极与贯通孔重叠地配置，因此能够进一步缩窄相邻晶体管彼此的配置间隔，可进一步提高电路的集成度。另外，由于第一漏电极与第二漏电极在贯通孔中连接，因此能够缩短第一漏电极与第二漏电极的连接所需的布线长度，并且无需另外确保布线所用的空间。第一氧化物半导体层或者第二氧化物半导体层优选的是包含In、Ga、Zn、以及O。优选的是，基材由高分子膜形成，基材的厚度为0.1μm以上50μm以下。如果基材是膜厚0.1μm以上50μm以下的高分子膜，则在确保每单位时间内在沟道区域中移动的载流子数的同时，在制造时容易操作基材。专利技术效果在本专利技术的薄膜晶体管的制造方法中，即使基材热延伸或热收缩，也易于维持源电极、漏电极、栅电极的位置关系。其结果，能够抑制栅电极相对于源电极以及漏电极的位置偏移所引起的晶体管的性能降低。另外，本专利技术的薄膜晶体管的制造方法能够将沟道长度控制在10μm以下，本文档来自技高网...

【技术保护点】
一种薄膜晶体管的制造方法，其特征在于，包括如下工序：在基材的一个主面上形成氧化物半导体层；在所述氧化物半导体层上形成第一导电层，在所述基材的另一个主面上形成第二导电层；在所述第一导电层以及所述第二导电层上一并地形成掩模层；以及使所述第一导电层和所述第二导电层一并地接触蚀刻液，通过将所述第一导电层以及所述第二导电层的一部分区域去除而在所述氧化物半导体层上形成源电极和漏电极，并在所述基材的另一个主面上形成栅电极。

【技术特征摘要】
【国外来华专利技术】2015.03.30 JP 2015-0703471.一种薄膜晶体管的制造方法，其特征在于，包括如下工序：在基材的一个主面上形成氧化物半导体层；在所述氧化物半导体层上形成第一导电层，在所述基材的另一个主面上形成第二导电层；在所述第一导电层以及所述第二导电层上一并地形成掩模层；以及使所述第一导电层和所述第二导电层一并地接触蚀刻液，通过将所述第一导电层以及所述第二导电层的一部分区域去除而在所述氧化物半导体层上形成源电极和漏电极，并在所述基材的另一个主面上形成栅电极。2.根据权利要求1所述的薄膜晶体管的制造方法，其中，所述薄膜晶体管的制造方法还包括如下工序：在形成所述源电极以及所述漏电极之后，以覆盖所述源电极以及所述漏电极之间的方式形成掩模层；以及使所述氧化物半导体层接触蚀刻液，将未被所述源电极、所述漏电极以及掩模层覆盖的所述氧化物半导体层的区域去除。3.根据权利要求1或2所述的薄膜晶体管的制造方法，其中，所述氧化物半导体层包含In、Ga、Zn以及O。4.根据权利要求1至3中任一项所述的薄膜晶体管的制造方法，其中，所述第一导电层以及所述第二导电层由Cu构成。5.根据权利要求1至4中任一项所述的薄膜晶体管的制造方法，其中，所述掩模层由干膜抗蚀剂形成。6.一种薄膜晶体管，其特征在于，具有：基材；氧化物半导体层，形成于所述基材的一个主面上；源电极，形成于所述氧化物半导体层上；漏电极，形成于所述氧化物半导体层上；以及栅电极，形成于所述基材的另一个主面上。7.根据权利要求6所述的薄膜晶体管，其中，所述氧化物半导...

【专利技术属性】
技术研发人员：滩秀明，面了明，滋野博誉，坂田喜博，奥村秀三，
申请(专利权)人：日本写真印刷株式会社，
类型：发明
国别省市：日本,JP