箝位电路及箝位电压的方法技术

本发明专利技术公开了一种箝位电路及箝位电压的方法，该箝位电路包括：第一开关控制单元，包括控制端以及第一开关端和第二开关端，其中，控制端和第一开关端耦接至比较器的第一级输出的高电势端，并且其中，第一开关控制单元被配置为在高电势端的电压低于第一预定值时，将高电势端的电压箝位至第一电压；以及第二开关控制单元，包括控制端以及第一开关端和第二开关端，其中，控制端和第一开关端耦接至比较器的第一级输出的低电势端，并且其中，第二开关控制单元被配置为在低电势端的电压高于第二预定值时，将低电势端的电压箝位至第二电压。

Clamping circuit and clamping voltage method

The invention discloses a method for clamping circuit and voltage clamp, the clamp circuit includes: a first switch control unit comprises a control terminal and a first switch terminal and the second switch terminal, wherein, the high potential end, control terminal and a first switch terminal coupled to the comparator output from the first stage and the the first switch control unit is configured to be lower than the first predetermined value of voltage at the high potential end when the high potential side voltage clamped to a first voltage; and a second switch control unit comprises a control terminal and the first switch and the second switch terminal end, wherein the low potential end, control terminal and a first terminal coupled switch to the comparator output from the first stage and the second switch control unit is configured to voltage at low potential end second higher than a predetermined value, the low potential side voltage clamp voltage to second.

【技术实现步骤摘要】
箝位电路及箝位电压的方法本申请是申请日为2012年3月15日，申请号为201210069342X，专利技术创造名称为“箝位电路及箝位电压的方法”的专利申请的分案申请。
本专利技术涉及电子线路领域，尤其涉及一种箝位电路及箝位电压的方法。
技术介绍
随着现代通信技术的广泛应用，高速低功耗的电子设备成为市场的主流，这些设备都依赖高性能的模数转换器(Analog-DigitalConversion，简称为ADC)，特别是对速度的要求越来越高，高速ADC成为决定设备性能的关键因素。而电压比较器是模数转换电路中的重要模块，比较器的性能往往对转换器的转换速度和精度具有决定性的影响，高速比较器的设计是高速ADC设计的关键。在相关技术中，比较器的第一级的尾电流是固定不变的，所以，第一级的电压转换速率将受到限制。其中，转换速率是比较器的输出状态产生转换所需要的时间，通常要求尽可能地短，以便实现高速比较。图1是根据相关技术的比较器的内部电路示意图，如图1所示，节点PGate为比较器的第一级(即，跨导电路GM)输出的高电势节点，节点NGate为比较器的第一级输出的低电势节点。图2是根据相关技术的比较器的第一级输出的节点PGate的电压输出波形示意图，图3是根据相关技术的比较器的第一级输出的节点NGate的电压输出波形示意图，如图2和3所示，比较器的第一级输出的节点电压的摆幅均在VGND与VCC之间，即，电压处于满摆幅输出。然而，比较器第一级输出电压的摆幅往往与比较器的延迟时间成正比，在相关技术中，比较器第一级的满摆幅电压输出势必造成比较器的延时时间比较长，进而导致电压转换速率比较低。针对相关技术中比较器的延时时间比较长而导致电压转换速率低的问题，目前尚未提出有效的解决方案。
技术实现思路
本专利技术的主要目的在于提供一种箝位电压的方案，以至少解决上述相关技术中比较器的延时时间比较长而导致电压转换速率低的问题。为了实现上述目的，根据本专利技术的一个方面，提供了一种箝位电路。一种箝位电路，包括：第一开关控制单元，包括控制端以及第一开关端和第二开关端，其中，所述控制端和所述第一开关端耦接至比较器的第一级输出的高电势端，并且其中，所述第一开关控制单元被配置为在所述高电势端的电压低于第一预定值(V1)时，将所述高电势端的电压箝位至第一电压(VGate1)；以及第二开关控制单元，包括控制端以及第一开关端和第二开关端，其中，所述控制端和所述第一开关端耦接至所述比较器的所述第一级输出的低电势端，并且其中，所述第二开关控制单元被配置为在所述低电势端的电压高于第二预定值(V2)时，将所述低电势端的电压箝位至第二电压(VGate2)。其中，所述第一开关控制单元和所述第二开关控制单元中的每一个包括：使用相应的所述第一开关控制单元和所述第二开关控制单元的控制端能选择的第一开关端与第二开关端之间的低阻抗状态和高阻抗状态。其中，所述第一开关控制单元是第一金属氧化物半导体场效应晶体管MOSFET，并且其中，所述第二开关控制单元是第二MOSFET。其中，所述第一MOSFET在所述高电势端的电压高于或等于所述第一预定值时截止，并且在所述高电势端的电压低于所述第一预定值时导通，以箝位所述高电势端的电压，并且其中，所述第二MOSFET在所述低电势端的电压低于或等于所述第二预定值时截止，并且在所述低电势端的电压高于所述第二预定值时导通，以箝位所述低电势端的电压。其中，该箝位电路，包括：第一偏置单元，所述第一偏置单元耦接至所述第一开关控制单元且耦接在所述高电势端与所述低电势端之间，所述第一偏置单元被配置为在所述低电势端的电压被箝位的情况下，箝位所述高电势端的电压；以及第二偏置单元，所述第二偏置单元耦接至所述第二开关控制单元且耦接在所述高电势端与所述低电势端之间，所述第二偏置单元被配置为在所述高电势端的电压被箝位的情况下，箝位所述低电势端的电压。其中，所述第一偏置单元包括第三MOSFET，所述第三MOSFET被配置为使用所述第三MOSFET的栅极电压来控制所述高电势端的最高电压值，并且其中，所述第二偏置单元包括第四MOSFET，所述第四MOSFET被配置为使用所述第四MOSFET的栅极电压来控制所述低电势端的最低电压值。为了实现上述目的，根据本专利技术的另一方面，还提供了一种箝位电压的方法。一种用于箝位电压的方法，包括：在比较器的第一级输出的高电势端的电压低于第一预定值(V1)时，使用第一开关控制单元将所述高电势端的电压箝位至第一电压(VGate1)，其中，所述第一开关控制单元包括控制端以及第一开关端和第二开关端，并且其中，所述控制端和所述第一开关端耦接至所述比较器的所述第一级输出的所述高电势端；以及在所述比较器的所述第一级输出的低电势端的电压高于第二预定值(V2)时，使用第二开关控制单元将所述低电势端的电压箝位至第二电压(VGate2)，其中，所述第二开关控制单元包括控制端以及第一开关端和第二开关端，并且其中，所述控制端和所述第一开关端耦接至所述比较器的所述第一级输出的所述低电势端。其中，所述第一开关控制单元和所述第二开关控制单元中的每一个包括：使用相应的所述第一开关控制单元和所述第二开关控制单元的控制端能选择的第一开关端与第二开关端之间的低阻抗状态和高阻抗状态。其中，所述第一开关控制单元是第一金属氧化物半导体场效应晶体管MOSFET，并且其中，所述第二开关控制单元是第二MOSFET。其中，该用于箝位电压的方法，包括：在所述高电势端的电压高于或等于所述第一预定值时使所述第一MOSFET截止，并且在所述高电势端的电压低于所述第一预定值时使所述第一MOSFET导通，以箝位所述高电势端的电压；以及在所述低电势端的电压低于或等于所述第二预定值时使所述第二MOSFET截止，并且在所述低电势端的电压高于所述第二预定值时使所述第二MOSFET导通，以箝位所述低电势端的电压。其中，该用于箝位电压的方法，包括：在所述低电势端的电压被箝位的情况下，使用第一偏置单元箝位所述高电势端的电压，所述第一偏置单元耦接至所述第一开关控制单元、耦接在所述高电势端与所述低电势端之间；以及在所述高电势端的电压被箝位的情况下，使用第二偏置单元箝位所述低电势端的电压，所述第二偏置单元耦接至所述第二开关控制单元、耦接在所述高电势端与所述低电势端之间。其中，所述第一偏置单元包括第三MOSFET，所述第三MOSFET被配置为使用所述第三MOSFET的栅极电压来控制所述高电势端的最高电压值，并且其中，所述第二偏置单元包括第四MOSFET，所述第四MOSFET被配置为使用所述第四MOSFET的栅极电压来控制所述低电势端的最低电压值。为了实现上述目的，根据本专利技术的一个方面，提供了一种箝位电路。根据本专利技术的箝位电路包括：第一开关控制单元，与比较器的第一级输出的高电势端相连，用于在该高电势端的电压低于第一预定值V1时，将该高电势端的电压箝位至VGate1；以及第二开关控制单元，与比较器的第一级输出的低电势端相连，用于在该低电势端的电压高于第二预定值V2时，将该低电势端的电压箝位至VGate2；其中，比较器的第一级输出的电压位于VGND与VCC之间。优选地，第一开关控制单元为第一MOSFET，第二开关控制单元均为第二MOSFET，其中，本文档来自技高网...

【技术保护点】
一种箝位电路，包括：第一开关控制单元，包括控制端以及第一开关端和第二开关端，其中，所述控制端和所述第一开关端耦接至比较器的第一级输出的高电势端，并且其中，所述第一开关控制单元被配置为在所述高电势端的电压低于第一预定值(V1)时，将所述高电势端的电压箝位至第一电压(VGate1)；以及第二开关控制单元，包括控制端以及第一开关端和第二开关端，其中，所述控制端和所述第一开关端耦接至所述比较器的所述第一级输出的低电势端，并且其中，所述第二开关控制单元被配置为在所述低电势端的电压高于第二预定值(V2)时，将所述低电势端的电压箝位至第二电压(VGate2)。

【技术特征摘要】
1.一种箝位电路，包括：第一开关控制单元，包括控制端以及第一开关端和第二开关端，其中，所述控制端和所述第一开关端耦接至比较器的第一级输出的高电势端，并且其中，所述第一开关控制单元被配置为在所述高电势端的电压低于第一预定值(V1)时，将所述高电势端的电压箝位至第一电压(VGate1)；以及第二开关控制单元，包括控制端以及第一开关端和第二开关端，其中，所述控制端和所述第一开关端耦接至所述比较器的所述第一级输出的低电势端，并且其中，所述第二开关控制单元被配置为在所述低电势端的电压高于第二预定值(V2)时，将所述低电势端的电压箝位至第二电压(VGate2)。2.根据权利要求1所述的箝位电路，其中，所述第一开关控制单元和所述第二开关控制单元中的每一个包括：使用相应的所述第一开关控制单元和所述第二开关控制单元的控制端能选择的第一开关端与第二开关端之间的低阻抗状态和高阻抗状态。3.根据权利要求1所述的箝位电路，其中，所述第一开关控制单元是第一金属氧化物半导体场效应晶体管MOSFET，并且其中，所述第二开关控制单元是第二MOSFET。4.根据权利要求3所述的箝位电路，其中，所述第一MOSFET在所述高电势端的电压高于或等于所述第一预定值时截止，并且在所述高电势端的电压低于所述第一预定值时导通，以箝位所述高电势端的电压，并且其中，所述第二MOSFET在所述低电势端的电压低于或等于所述第二预定值时截止，并且在所述低电势端的电压高于所述第二预定值时导通，以箝位所述低电势端的电压。5.根据权利要求1所述的箝位电路，包括：第一偏置单元，所述第一偏置单元耦接至所述第一开关控制单元、耦接在所述高电势端与所述低电势端之间，所述第一偏置单元被配置为在所述低电势端的电压被箝位的情况下，箝位所述高电势端的电压；以及第二偏置单元，所述第二偏置单元耦接至所述第二开关控制单元、耦接在所述高电势端与所述低电势端之间，所述第二偏置单元被配置为在所述高电势端的电压被箝位的情况下，箝位所述低电势端的电压。6.根据权利要求5所述的箝位电路，其中，所述第一偏置单元包括第三MOSFET，所述第三MOSFET被配置为使用所述第三MOSFET的栅极电压来控制所述高电势端的最高电压值，并且其中，所述第二偏置单元包括第四MOSFET，所述第四MOSFET被配置为使用所述第四MOSFET的栅极电压来控制所述低电势端的最低电压值。7.一种用于箝位电压的方法，包括：在比较器的第一级输出...

【专利技术属性】
技术研发人员：黄雷，李永亮，
申请(专利权)人：飞兆半导体公司，
类型：发明
国别省市：美国,US