一种瞬态电压抑制器（TVS）芯片及制造方法技术

本发明专利技术公开了一种瞬态电压抑制器(TVS)芯片及制造方法，其特征在于：芯片台面附近区域设计的辅助沟槽结构，当外加最高反向电压时，N型基区耗尽层被限制在基区以内，其击穿电压高于主体结击穿电压，使主体结区域先击穿，漏电流分布于主体结区域，而辅助结区域不发生击穿，从而提高了高电压瞬态电压抑制器的耐压性能，同时提高瞬态电压抑制器的抗浪涌能力及可靠性。增加P型区耗尽层结构，改变了P型扩散区的浓度结构曲线，利用P型扩散区耗尽层宽度的附加耐压，将器件的最高反向耐压值提高到800伏特以上；增加了N+区宽度；增宽了高导电率区域，增强了N+区对N基区发射电子的能力，芯片的正向峰值压降降低到1.22V及以下。

A transient voltage suppressor (TVS) chip and its manufacturing method

The invention discloses a transient voltage suppressor (TVS) chip and manufacturing method thereof, which is characterized in that the auxiliary chip table near the trench structure design, when the maximum reverse voltage, N base depletion layer is limited in the base region, the breakdown voltage is higher than the main body junction breakdown voltage, the main node regional breakdown, leakage current distribution in the main body of the region, and the auxiliary node region breakdown does not occur, so as to improve the performance of high voltage transient voltage suppressor voltage, and improve the anti surge capacity and reliability of the transient voltage suppressor. The increase of P type area depletion layer structure, changing the concentration curve of P type diffusion region structure, additional pressure diffusion region of the depletion layer width by using P, the device is the highest breakdown voltage up to 800 Volts or more; increase the width of the N+ area; broadening the high conductivity region, enhanced N+ emission the ability of N base region, reduce the peak forward drop chip to 1.22V and below.

【技术实现步骤摘要】
一种瞬态电压抑制器（TVS）芯片及制造方法
本专利技术涉及晶体二极管芯片
，特别涉及一种瞬态电压抑制器（TVS）芯片及制造方法。
技术介绍
瞬态电压抑制二极管，是一种安全保护器件。这种器件应用在电路系统中，对电路中瞬间出现的浪涌电压脉冲起到分流、箝位的作用，可以有效地降低由于雷电、电路中开关通断时感性元件产生的高压脉冲，避免高压脉冲损坏仪器设备，保障人和财产的安全。目前国内瞬间电压抑制器芯片制造技术已有报道，例如CN101621002B、名称为“一种低压瞬态电压抑制器二极管芯片的制造方法”其特征在于：所述低压瞬态电压抑制二极管芯片的制造方法为：a、选用0.001～0.02Ω.cm电阻率的P型晶向单晶硅片；b、对单晶硅片进行化学抛光及热处理吸杂工艺，以降低表面及近P/N结表面区缺陷及杂质浓度，以实现低体内漏电流特性；c、P/N结表面进行掺氯热氧化钝化；d、通过热氧化工艺将表面边缘部分P/N结向P区弯曲，以实现低表面漏电流特性。CN102543722A、名称“一种高压瞬间电压抑制器芯片及生产工艺”，采用增加辅助击穿扩散结的芯片结构，芯片主体结可使击穿电压达到250V-400V，而在芯片台面沟槽附近区域设计的辅助PN结，其击穿电压高于主体结击穿电压，使主体结区域预先击穿，漏电流分布主体结区域，而辅助结区域不发生击穿，从而解决了单扩散结结构在生产高电压芯片时漏电大，击穿电压低，易损坏的问题，提高了高电压瞬态电压抑制器的耐压性能，同时提高瞬态电压抑制器的抗浪涌能力及可靠性。公开的文献中，都不能满足400V以上高电压芯片生产要求。
技术实现思路
本专利技术的目的就是为了克服现有技术的不足，设计新型的瞬态电压抑制器芯片的结构及制造方法，这种新的结构及制造方法在大幅提高瞬态电压抑制器击穿电压的同时，保证了二极管的反向浪涌能力稳定性及可靠性，延长了二极管寿命。本专利技术是通过这样的技术方案实现的：一种瞬态电压抑制器(TVs)芯片及制造方法，其特征在于包括如下次序的步骤。扩散前处理：采用N型单晶硅片，通过酸、碱、去离子水超声清洗等工序，对硅片表面进行化学处理。氧化：把经过扩散前处理的硅片在1100～1200℃的氧化炉中长一层氧化层。光刻：把氧化后的硅片进行涂胶、曝光、显影、去氧化层等工序，单向在正面刻出一次扩散图形。单面开管磷沉积，采用的单面开管磷酸二氢铵水态源沉积工艺，是将高纯度的磷酸二氢铵粉剂溶于去离子水中，形成水溶液，以饱和量涂敷在需沉积的硅片表面上，在1200度时，沉积20分钟，可得到8~10um的高浓度沉积层，借助后道扩镓和扩硼的流程，将N+深度推到本产品所需的60~65um深度，形成宽N+层区。开管扩镓，由于硅片表面事先生成一层氧化层，可以防止镓原子在硅片表面形成合金点和腐蚀坑。扩散在特殊双恒温区扩散炉和双磨口石英管中进行，扩散时把Ga2O3源粉置于源温区，硅片置于恒温区进行扩散，用H2作携带气体和反应气体，从固态的Ga2O3中分解出镓原子，然后由H2把镓原子带到恒温区，向硅片中扩散。由于镓原子对SiO2的穿透力特强，所以实现了在SiO2膜保护下进行掺杂，最终在N型硅片的两边得到平整的对称的PN结。单面开管扩硼，采用的单面开管硼乳胶源扩散工艺，是采用硼酸掺入乳胶源中，形成含硼乳胶源，放入1150～1280℃的扩散炉中进行扩散，扩散时间为0.5～20h,单面涂覆敷在己扩镓的硅片面上，形成40um宽的高浓度P+层。硼面腐刻沟槽，扩散后的硅片采用台面工艺蚀刻沟槽，露出P/N结，然后进行表面氧化钝化保护，氧化温度650～900℃。沟槽氧化后再按一般玻璃纯化工艺做到金属化，划片，完成整个芯片流程。根据上述生产工艺获得的高电压瞬态电压抑制器芯片结构为P+P-N+N-单向高电压瞬态电压抑制器芯片；与现有P+P-N+N-型结构芯片相比，具有如下特点：(A)、减薄了芯片总厚度，为210～240微米；(B)、减薄了图上N-基区宽度，为55～65微米；(C)、增加了图上P+和P-型扩散区宽度，为95～110微米；(D)、变更了P型扩散区的浓度结构曲线，外加最高反向电压时，P型扩散区耗尽层宽度，为60～70微米，图上标为P-区；(E)、增加了图上N+区宽度，为60～65微米。本专利技术的一种瞬态电压抑制器(TVS)芯片及制造方法，与现有技术相比具有如下的优点：芯片台面附近区域设计的辅助沟槽结构。当外加最高反向电压时，N型基区耗尽层被限制在基区以内，其击穿电压高于主体结击穿电压，使主体结区域先击穿，漏电流分布于主体结区域，而辅助结区域不发生击穿，从而解决了单扩散结结构在生产高电压芯片时的漏电大，击穿电压低，易损坏的问题，提高了高电压瞬态电压抑制器的耐压性能，同时提高瞬态电压抑制器的抗浪涌能力及可靠性。增加P型区耗尽层结构。改变了P型扩散区的浓度结构曲线，利用P型扩散区耗尽层宽度的附加耐压，将器件的最高反向耐压值提高到800伏特以上；增加了N+区宽度。增宽了高导电率区域，增强了N+区对N基区发射电子的能力，芯片的正向峰值压降降低到1.22V及以下。附图说明图1为一种瞬态电压抑制器(TVS)芯片生产工艺流程图。图2为一种瞬态电压抑制器(TVS)芯片剖面结构图。具体实施方式实施例1：参照附图1和2对专利技术一种瞬态电压抑制器(TVS)芯片的制造方法作进一步详细描述。扩散前处理：采用N型单晶硅片为原料，通过酸、碱、去离子水超声清洗等工序，对硅片表面进行化学处理。氧化：把经过扩散前处理的硅片在1100～1200℃的氧化炉中长一层氧化层。光刻：把氧化后的硅片进行涂胶、曝光、显影、去氧化层等工序，单向在正面刻出一次扩散图形。单面开管磷沉积。采用的单面开管磷酸二氢铵水态源沉积工艺，将高纯度的磷酸二氢铵粉剂溶于去离子水中，形成水溶液，以饱和量涂敷在需沉积的硅片表面上，在1200度时，沉积20分钟，可得到8~10um的高浓度沉积层，借助后道扩镓和扩硼的流程，将N+深度推到本产品所需的60~65um深度，形成宽N+层区。开管扩镓。由于硅片表面事先生成一层氧化层，可以防止镓原子在硅片表面形成合金点和腐蚀坑。扩散在特殊双恒温区扩散炉和双磨口石英管中进行，扩散时把Ga2O3源粉置于源温区，硅片置于恒温区进行扩散，用H2作携带气体和反应气体，从固态的Ga2O3中分解出镓原子，然后由H2把镓原子带到恒温区，向硅片中扩散。由于镓原子对SiO2的穿透力特强，所以实现了在SiO2膜保护下进行掺杂，容易形成新产品所需的60～70微米厚度的P-型扩散耗尽区，非扩面无反型。单面开管扩硼。采用的单面开管硼乳胶源扩散工艺，是采用硼酸掺入乳胶源中，形成含硼乳胶源，放入1150～1280℃的扩散炉中进行扩散，扩散时间为0.5～20h,单面涂覆敷在己扩镓的硅片面上，形成40um宽的高浓度P+层。硼面腐刻沟槽。扩散后的硅片采用台面工艺蚀刻沟槽，露出P/N结，然后进行表面氧化钝化保护，氧化温度650～900℃。沟槽氧化后再按一般玻璃纯化工艺做到金属化，划片，完成整个芯片流程。与现有P+P-N+N-型结构芯片相比，具有如下特点：(A)、减薄了芯片总厚度，为210～240微米；(B)、减薄了图上N-基区宽度，为55～65微米；(C)、增加了图上P+和P-型扩散区宽度，为95～110微米；(D)、变更本文档来自技高网...

【技术保护点】
一种瞬态电压抑制器(TVS)芯片及制造方法，其特征在于包括如下次序的步骤：1)扩散前处理：采用N型单晶硅片，通过酸、碱、去离子水超声清洗等工序，对硅片表面进行化学处理；2)氧化：把经过扩散前处理的硅片在1100～1200℃的氧化炉中长一层氧化层；3)光刻：把氧化后的硅片进行涂胶、曝光、显影、去氧化层等工序，单向在正面刻出一次扩散图形；4）单面开管磷沉积，采用的单面开管磷酸二氢铵水态源沉积工艺，是将高纯度的磷酸二氢铵粉剂溶于去离子水中，形成水溶液，以饱和量涂敷在需沉积的硅片表面上，在1200℃时，沉积20分钟，可得到8~10um的高浓度沉积层，借助后道扩镓和扩硼的流程，将N+深度推到本产品所需的60~65um深度，形成宽N+层区；5）开管扩镓，由于硅片表面事先生成一层氧化层，可以防止镓原子在硅片表面形成合金点和腐蚀坑，扩散在特殊双恒温区扩散炉和双磨口石英管中进行，扩散时把Ga2O3源粉置于源温区，硅片置于恒温区进行扩散，用H2作携带气体和反应气体，从固态的Ga2O3中分解出镓原子，然后由H2把镓原子带到恒温区，向硅片中扩散，由于镓原子对SiO2的穿透力特强，所以实现了在SiO2膜保护下进行掺杂，最终在N型硅片的两边得到平整的对称的PN结；6）单面开管扩硼，采用的单面开管硼乳胶源扩散工艺，是采用硼酸掺入乳胶源中，形成含硼乳胶源，放入1150～1280℃的扩散炉中进行扩散，扩散时间为0.5～20h,单面涂覆敷在己扩镓的硅片面上，形成40um宽的高浓度P+层；7)硼面腐刻沟槽，扩散后的硅片采用台面工艺蚀刻沟槽，露出P/N结，然后进行表面氧化钝化保护，氧化温度650～900℃；8）沟槽氧化后再按一般玻璃纯化工艺做到金属化，划片，完成整个芯片流程。...

【技术特征摘要】
1.一种瞬态电压抑制器(TVS)芯片及制造方法，其特征在于包括如下次序的步骤：1)扩散前处理：采用N型单晶硅片，通过酸、碱、去离子水超声清洗等工序，对硅片表面进行化学处理；2)氧化：把经过扩散前处理的硅片在1100～1200℃的氧化炉中长一层氧化层；3)光刻：把氧化后的硅片进行涂胶、曝光、显影、去氧化层等工序，单向在正面刻出一次扩散图形；4）单面开管磷沉积，采用的单面开管磷酸二氢铵水态源沉积工艺，是将高纯度的磷酸二氢铵粉剂溶于去离子水中，形成水溶液，以饱和量涂敷在需沉积的硅片表面上，在1200℃时，沉积20分钟，可得到8~10um的高浓度沉积层，借助后道扩镓和扩硼的流程，将N+深度推到本产品所需的60~65um深度，形成宽N+层区；5）开管扩镓，由于硅片表面事先生成一层氧化层，可以防止镓原子在硅片表面形成合金点和腐蚀坑，扩散在特殊双恒温区扩散炉和双磨口石英管中进行，扩散时把Ga2O3源粉置于源温区，硅片置于恒温区进行扩散，用H2作携带气体和反应气体，从固态的Ga2O3中分解出镓原子，然后由H2把镓原子带到恒温区，向硅片中扩散，由于镓原子对SiO2的穿透力特强，所以实现了在SiO2膜保护下进行掺杂，最终在N型硅片的两边得到平整的对称的PN结；6）单面开管扩硼，采用的单面开管硼乳胶源扩散工艺，是采用硼酸掺入乳胶源中，形成...

【专利技术属性】
技术研发人员：朱世良，余挺，
申请(专利权)人：杭州东沃电子科技有限公司，
类型：发明
国别省市：浙江,33