一种处理器调试方法及系统技术方案

本发明专利技术实施例提供了一种处理器调试方法及系统，为了实现在处理器卡死时获取处理器指令的执行状态，首先，在处理器运行时，将处理器中的PC值同步发送给FIFO存储器，当处理器复位时，逻辑控制器判断是否获取到来自WDT的复位标志信号，如果是，则说明处理器发生了卡死而被WDT复位，逻辑控制器停止向FIFO存储器中同步发送PC值，因此，FIFO存储器中始终存储着处理器发生卡死时的PC值，本方案将处理器卡死时的PC值作为目标PC值；然后，处理器从FIFO存储器中获取目标PC值；目标PC值中的指令就能够反映出处理器卡死时指令的执行状态，从而，解决了现有技术无法在处理器卡死时确定处理器指令执行状态的问题。

Method and system for debugging processor

The embodiment of the invention provides a processor debugging method and system, in order to achieve processor deadlocking acquiring processor instruction execution state, first of all, in the processor when the processor is running, the value of PC in the synchronous send to FIFO memory, when the processor is reset when the logic controller determines whether access to reset signal from WDT. If it is, then the processor card dead by WDT reset logic controller to stop FIFO memory synchronization PC value, therefore, the FIFO memory storage processor card was always PC, this scheme will be stuck processor PC value as the target value of PC; then, get the target value PC processor from the FIFO memory; target PC value can reflect the instructions in the processor deadlocking instruction execution state, thus, to solve the existing technology The problem of determining the execution state of processor instructions when the processor is stuck.

【技术实现步骤摘要】
一种处理器调试方法及系统
本专利技术涉及计算机
，尤其涉及一种处理器调试方法及系统。
技术介绍
在计算机
，SoC(SystemonChip：系统芯片)系统是指将电脑或其他电子系统集成到单一芯片的集成电路系统，常应用到嵌入式系统中。与结构简易、功能弱化的单芯片系统相比，SoC电路结构更加复杂，通常达到几百万门到几千万门，功能更加强大，可以处理数字信号、模拟信号、混合信号甚至更高频率的信号。在SoC系统中，处理器是SoC系统的重要元件，用于执行程序指令，实现数据运算，与SoC系统中的其他模块共同实现特定的SoC系统功能。现有技术中，处理器设置有程序计数器(PC：ProgramCounter)，程序计数器是处理器内部的一个寄存器，用来顺序存储处理器当前时刻正在执行和刚刚被执行过的多条指令，这个指令序列称为PC值，PC值中的多条指令按照处理器执行指令的先后顺序存储，当处理器运行时，PC值中的指令被处理器连续地取出，同时，新的指令也会被顺序添加进PC值中，使处理器能够不断获取到新的程序指令。受SoC系统中总线连接关系、总线运行状态、模块运行状态、系统运行环境、系统外部环境、人为误操作、指令编写质量等多种因素的影响，处理器在运行中，有时会遇到一些无法正确执行的问题指令，这些问题指令会导致处理器运行异常，甚至会导致处理器发生卡死而瘫痪整个SoC系统。现有技术中，当处理器运行异常时，通常通过处理器的调试接口，向处理器发送调试指令，对处理器进行调试，确定处理器异常时指令执行的状态，从而根据指令的执行状态，找到问题指令；但是，当处理器发生卡死时，处理器无法接收任何调试指令，因此，现有技术无法在处理器卡死时确定处理器指令执行的状态。
技术实现思路
本专利技术提供了一种处理器调试方法和系统，以解决现有技术中存在的问题。第一方面，本专利技术实施例提供了一种处理器调试方法，应用于SoC中，所述方法包括：当处理器执行工作程序时，逻辑控制器将处理器的PC值同步发送给FIFO存储器；当处理器复位时，所述逻辑控制器判断是否获取到来自WDT(看门狗计时器)的复位标志信号；如果是，则所述逻辑控制器停止向所述FIFO存储器中同步发送所述PC值，所述FIFO存储器中已存的所述PC值为目标PC值；处理器从所述FIFO存储器中获取所述目标PC值。结合第一方面，在第一方面第一种可能的实现方式中，所述当处理器运行时，逻辑控制器将处理器的PC值同步发送给FIFO存储器的步骤之前，还包括：处理器配置所述WDT的最大计数时间，并开启所述WDT计数；所述WDT在计数到达所述最大计数时间时生成复位信号和复位标志信号；当所述WDT计数时，处理器按预设时间重置所述WDT计数时间；所述预设时间小于所述WDT的所述最大计数时间；处理器开始执行工作指令。结合第一方面，在第一方面第二种可能的实现方式中，所述当处理器执行工作程序时，逻辑控制器将处理器的PC值同步发送给FIFO存储器的步骤，包括：所述逻辑控制器获取处理器的所述PC值，所述逻辑控制器将所述PC值中记录的指令按处理器执行顺序逐条发送给所述FIFO存储器。结合第一方面第二种可能的实现方式，在第一方面第三种可能的实现方式中，所述逻辑控制器将所述PC值中记录的指令按处理器执行顺序逐条发送给所述FIFO存储器的步骤后，还包括：对最后被发送至所述FIFO存储器中的指令添加标记信息。结合第一方面，在第一方面第四种可能的实现方式中，所述FIFO存储器可存储指令的数量多于所述PC值中记录的指令数量。结合第一方面，在第一方面第五种可能的实现方式中，所述当处理器复位时，所述逻辑控制器判断是否获取到来自WDT的复位标志信号的步骤之后，还包括：如果否，则所述逻辑控制器继续向所述FIFO存储器中同步发送所述PC值。结合第一方面，在第一方面第六种可能的实现方式中，所述处理器从所述FIFO存储器中获取所述目标PC值的步骤之后，还包括：清除所述WDT的复位标志信号。结合第一方面，在第一方面第七种可能的实现方式中，所述FIFO存储器为按先入先出法存储数据的寄存器或SRAM。第二方面，本专利技术实施例提供了一种处理器调试系统，应用于SoC中，所述系统包括：处理器、逻辑控制器、FIFO存储器和WDT；所述逻辑控制器，用于当处理器执行工作程序时，将处理器的PC值同步发送给FIFO存储器；以及，用于在获取到来自WDT的复位标志信号时，停止向所述FIFO存储器中同步发送所述PC值；所述FIFO存储器，用于接收并存储所述逻辑控制器同步发送的所述PC值；所述WDT，用于生成所述复位标志信号，并将所述复位标志信号发送给所述逻辑控制器；所述处理器，用于从所述FIFO存储器中获取目标PC值。结合第二方面，在第二方面第一种可能的实现方式中，所述处理器还用于：配置所述WDT的最大计数时间，并开启所述WDT计数；所述WDT在计数到达所述最大计数时间时生成复位信号和复位标志信号；以及，当所述WDT计数时，按预设时间重置所述WDT计数时间；所述预设时间小于所述WDT的所述最大计数时间；以及，执行工作程序。本专利技术实施例提供的技术方案，为了实现在处理器卡死时获取处理器卡死时指令的执行状态，首先，在处理器运行时，逻辑控制器将处理器的PC值同步发送给FIFO存储器，当处理器复位时，逻辑控制器判断是否获取到来自WDT的复位标志信号，如果是，则说明处理器发生了卡死而被WDT复位，逻辑控制器停止向FIFO存储器中同步发送PC值，因此，FIFO存储器中始终存储着处理器发生卡死时的PC值，本方案将处理器卡死时的PC值作为目标PC值；然后，处理器从FIFO存储器中获取目标PC值；目标PC值中的指令就能够反映出处理器卡死时指令的执行状态，从而，解决了现有技术无法在处理器卡死时确定处理器指令执行的状态的问题。附图说明为了更清楚地说明本专利技术的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种处理器调试方法的流程图；图2为本专利技术实施例提供的一种处理器调试方法步骤S110的流程图；图3为本专利技术实施例提供的一种处理器调试系统的框图。具体实施方式为了使本
的人员更好地理解本专利技术中的技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。本领域名词解释看门狗计时器(WDT：watchdogtimer)：看门狗计时器是一种硬件计时设备，它实际上是一个定时计数器。使用时，给看门狗计时器一个数字，即配置了看门狗计时器的最大计数时间；当处理器执行程序时，看门狗开始倒计时计数，处理器会在规定时间内发出重置看门狗计时器的指令，使看门狗计时器复位，并重新开始计数；如果看门狗计时器的倒计时计数减到0，即到达了最大计数时间，看门狗计时器就会发出复位信号和复位标志信号，该复位信号发送给处理器，会使处理器复位并重新启动。FIFO存储器：FIFO是FirstInputFir本文档来自技高网...

【技术保护点】
一种处理器调试方法，应用于SoC(系统芯片)系统中，其特征在于，所述方法包括：当处理器执行工作程序时，逻辑控制器将处理器的PC值同步发送给FIFO(先入先出)存储器；当处理器复位时，所述逻辑控制器判断是否获取到来自WDT(看门狗计时器)的复位标志信号；如果是，则所述逻辑控制器停止向所述FIFO存储器中同步发送所述PC值，所述FIFO存储器中已存的所述PC值为目标PC值；处理器从所述FIFO存储器中获取所述目标PC值。

【技术特征摘要】
1.一种处理器调试方法，应用于SoC(系统芯片)系统中，其特征在于，所述方法包括：当处理器执行工作程序时，逻辑控制器将处理器的PC值同步发送给FIFO(先入先出)存储器；当处理器复位时，所述逻辑控制器判断是否获取到来自WDT(看门狗计时器)的复位标志信号；如果是，则所述逻辑控制器停止向所述FIFO存储器中同步发送所述PC值，所述FIFO存储器中已存的所述PC值为目标PC值；处理器从所述FIFO存储器中获取所述目标PC值。2.根据权利要求1所述的方法，其特征在于，所述当处理器执行工作程序时，逻辑控制器将处理器的PC值同步发送给FIFO存储器的步骤之前，还包括：处理器配置所述WDT的最大计数时间，并开启所述WDT计数；所述WDT在计数到达所述最大计数时间时生成复位信号和复位标志信号；当所述WDT计数时，处理器按预设时间重置所述WDT计数时间；所述预设时间小于所述WDT的所述最大计数时间；处理器开始执行工作指令。3.根据权利要求1所述的方法，其特征在于，所述当处理器执行工作程序时，逻辑控制器将处理器的PC值同步发送给FIFO存储器的步骤，包括：所述逻辑控制器获取处理器的所述PC值；所述逻辑控制器将所述PC值中记录的指令按处理器执行顺序逐条发送给所述FIFO存储器。4.根据权利要求3所述的方法，其特征在于，所述逻辑控制器将所述PC值中记录的指令按处理器执行顺序逐条发送给所述FIFO存储器的步骤后，还包括：对最后被发送至所述FIFO存储器中的指令添加标记信息。5.根据权利要求1所述的方法，其特征在于，所述FIF...

【专利技术属性】
技术研发人员：许建国，刘洋，张国，姜黎，彭鹏，
申请(专利权)人：湖南国科微电子股份有限公司，
类型：发明
国别省市：湖南,43