用于电阻式存储器器件的电极结构制造技术

一种半导体器件包括形成在互连(104、108)上的电阻式存储器器件底部电极(118、120)。包括钴钨磷(CoWP)的、优选地通过无电沉积形成的底部电极特别适合于磁性隧道结MRAM器件(126、128)。

Electrode structure for resistive memory devices

A semiconductor device includes a bottom electrode (118, 120) of a resistive memory device formed on an interconnect (104, 108). The bottom electrodes, including cobalt tungsten phosphorus (CoWP), preferably formed by electroless deposition, are particularly suitable for magnetic tunnel junction MRAM devices (126, 128).

【技术实现步骤摘要】
【国外来华专利技术】用于电阻式存储器器件的电极结构优先权声明本申请要求于2015年2月24日提交的共同拥有的美国非临时专利申请No.14/630,438的优先权，其全部内容通过引用明确地并入本文。
本公开总体上涉及电阻式存储器器件。
技术介绍
技术的进步已经产生了更小和更强大的计算设备。例如，目前存在各种便携式个人计算设备，包括无线计算设备，诸如便携式无线电话、个人数字助理(PDA)、平板计算机和寻呼设备，这些设备体积小、重量轻且易于用户携带。很多这样的计算设备包括被包含其中的其他设备。例如，无线电话还可以包括数字静态相机、数字视频相机、数字记录器和音频文件播放器。此外，这样的计算设备可以处理可执行指令，包括软件应用，诸如可以用于访问因特网的网络浏览器应用、以及利用静态或视频相机并且提供多媒体播放功能的多媒体应用。无线设备可以包括用于存储数据的电阻式存储器器件。例如，无线设备可以包括可操作为存储数据的磁性随机存取存储器(MRAM)和/或可操作为存储数据的电阻式随机存取存储器(RRAM)。对于MRAM技术，磁性隧道结(MTJ)器件的电阻可以指示特定位单元的逻辑状态。MTJ器件可以与互连层级(例如，半导体器件中的铜层)集成，并且底部电极结构可以将MTJ器件与互连层级(例如，铜层)分离。底部电极可以起到保护MTJ器件免于劣化的作用。形成MTJ器件可以包括图案化步骤、蚀刻步骤和可能劣化互连层级(例如，铜)的膜生长条件。通常，与MTJ结构的尺寸相比，底部电极的厚度可能相对较大。底部电极的相对较大的厚度可以在MTJ器件的形成期间保护互连层级免受图案化步骤、蚀刻步骤和膜生长的影响。然而，随着技术进步产生尺寸更小的技术节点(例如，使用亚14纳米(nm)工艺及以下)，挑战变为使底部电极与这些技术节点的收缩的空间相适应。通常，MTJ堆叠材料沉积在平坦的晶片表面上。这导致在金属和不透明的MTJ堆叠被沉积之后与晶片上的现有的图案对准的这一挑战。实现光刻对准的通常已知的技术可以包括蚀刻某些对准标记地形以及去除预先存在的对准标记上方的部分或全部MTJ堆叠。这两种方法都需要附加的光刻掩模层级和附加的蚀刻步骤，这增加了制造成本并且降低了产量。
技术实现思路
公开了用于形成用于电阻式存储器器件的浅底部电极结构的技术。例如，为了支持亚14nm工艺，该底部电极与厚度为50nm或更大的传统的底部电极相比可以相对较薄(例如，大约10-20nm)。半导体器件可以包括通过电介质被分离的多个互连层(例如，铜部分)。例如，互连层可以对应于第五金属层(M5)或第六金属层(M6)。盖层可以沉积在电介质之上和互连层之上，并且薄氧化物层可以沉积在盖层之上。光致抗蚀剂可以沉积在半导体器件上方，并且可以应用光刻工艺以清除在半导体器件的选择部分上方的光致抗蚀剂材料。半导体器件的选择部分可以包括在电阻式存储器(MRAM或RRAM)器件下方的区域和对准标记。在图案化光致抗蚀剂之后，可以进行蚀刻工艺以暴露互连层。在进行蚀刻工艺之后，可以去除光致抗蚀剂。底部电极可以使用无电沉积来形成在暴露的互连层之上。底部电极可以包括钴钨磷(CoWP)。相当薄的底部电极(例如，在大约10-20nm之间)可以用于亚14nm工艺，主要由沉积时间决定。通过优化无电沉积工艺的电化学特性，可以在暴露的金属表面上发生CoWP沉积。可以沉积附加层，并且可以根据MTJ或RRAM器件沉积要求来实施附加的工艺步骤。在形成底部电极之后，可以在底部电极之上形成电阻式存储器器件(例如，MRAM器件或RRAM器件)。在特定方面，一种半导体器件包括互连层和电阻式存储器器件的底部电极。底部电极耦合到互连层，并且底部电极包括钴钨磷(CoWP)。在另一特定方面，一种方法包括对半导体器件之上的光致抗蚀剂进行图案化。半导体器件包括下部部分、形成在下部部分之上的盖层和形成在盖层之上的可选的氧化物层。下部部分包括电介质层和互连层。该方法还包括基于光致抗蚀剂层来蚀刻半导体器件的各部分以暴露互连层。该方法还包括在互连层上沉积电阻式存储器器件的底部电极。底部电极包括钴钨磷(CoWP)。在另一特定方面，一种非暂态计算机可读介质包括指令，指令在由处理器执行时引起处理器发起对半导体器件之上的光致抗蚀剂进行图案化。半导体器件包括下部部分、形成在下部部分之上的盖层和形成在盖层之上的氧化物层。下部部分包括电介质层和互连层。指令也可执行以引起处理器发起基于光致抗蚀剂层来蚀刻半导体器件的各部分以暴露互连层。指令还可执行以引起处理器发起在互连层上沉积电阻式存储器器件的底部电极。底部电极包括钴钨磷(CoWP)。在另一特定方面，一种设备包括用于对半导体器件之上的光致抗蚀剂进行图案化的装置。半导体器件包括下部部分、形成在下部部分之上的盖层和形成在盖层之上的氧化物层。下部部分包括电介质层和互连层。该设备还包括用于基于光致抗蚀剂层来蚀刻半导体器件的各部分以暴露互连层的装置。该设备还包括用于在互连层上沉积电阻式存储器器件的底部电极的装置。底部电极包括钴钨磷(CoWP)。由所公开的实施例中的至少一个提供的一个特别的优点是形成用于电阻式存储器器件的相对薄的底部电极以支持亚14nm工艺。底部电极可以保护互连层在图案化步骤，蚀刻步骤和膜生长期间免受由电阻式存储器器件(例如，MTJ器件)的各部件的形成所导致的劣化。由所公开的实施例中的至少一个提供的另一特别的优点是消除了附加掩模层级和用于形成表面拓扑对准标记的相关联的处理步骤。本公开的其他方面、优点和特征在审查整个申请之后将变得显而易见，整个申请包括以下部分：附图说明、具体实施方式和权利要求书。附图说明图1是包括用于电阻式存储器器件的浅底部电极结构的半导体器件的特定说明性实施例的图；图2A示出了形成图1的半导体器件的特定阶段；图2B示出了形成图1的半导体器件的另一特定阶段；图2C示出了形成图1的半导体器件的另一特定阶段；图2D示出了形成图1的半导体器件的另一特定阶段；图2E示出了形成图1的半导体器件的另一特定阶段；图3是用于形成用于电阻式存储器器件的浅底部电极结构的方法的特定说明性实施例的流程图；图4是包括具有浅底部电极结构的电阻式存储器的设备的框图；以及图5是制造包括具有浅底部电极结构的半导体器件的电子设备的制造工艺的特定说明性实施例的数据流程图。具体实施方式参考图1，示出了包括用于电阻式存储器器件的浅底部电极结构的半导体器件100的特定说明性实施例。图1示出了半导体器件100的一部分的截面图，并且图1所示的各部件可以位于半导体器件100的上部金属层(例如，第五金属层(M5)或第六金属层(M6))中。例如，晶体管(未示出)和局部互连层可以存在于半导体器件100的下部金属层(例如，第一金属层(M1))中。半导体器件100包括第一电介质层102、第一互连层104、第二电介质层106、第二互连层108和第三电介质层110。每个电介质层102、106、110可以包括二氧化硅、掺杂有碳的二氧化硅、多孔的二氧化硅、多孔的掺杂有碳的二氧化硅、或其任何组合。电介质层102、106、110可以将互连层104、108与半导体器件100的其他部件电隔离。第一互连层104和第二互连层108可以是半导体器件100的中间线互连层、或半导体器件100的上部互连层。本文档来自技高网...

【技术保护点】
一种半导体器件，包括：互连；以及电阻式存储器器件的电极，所述电极耦合到所述互连，所述电极包括钴钨磷(CoWP)。

【技术特征摘要】
【国外来华专利技术】2015.02.24 US 14/630,4381.一种半导体器件，包括：互连；以及电阻式存储器器件的电极，所述电极耦合到所述互连，所述电极包括钴钨磷(CoWP)。2.根据权利要求1所述的半导体器件，其中所述电极使用无电沉积被沉积在所述互连上。3.根据权利要求1所述的半导体器件，其中所述互连和所述电极根据亚40纳米工艺来制造。4.根据权利要求3所述的半导体器件，其中所述电极的厚度在大约10nm到30nm之间。5.根据权利要求1所述的半导体器件，其中所述互连被包括在所述半导体器件的金属层中。6.根据权利要求1所述的半导体器件，其中所述电阻式存储器器件包括磁性隧道结(MTJ)元件。7.根据权利要求1所述的半导体器件，还包括耦合到所述互连层的电介质层，其中所述电介质层和所述互连被包括在所述半导体器件的下部部分中。8.根据权利要求7所述的半导体器件，还包括：耦合到所述电介质层的表面的盖层；以及耦合到所述盖层的表面的氧化物层。9.根据权利要求8所述的半导体器件，其中所述盖层和所述氧化物层的组合厚度大约等于所述电极的厚度。10.根据权利要求8所述的半导体器件，其中所述盖层包括碳氮化硅(SiCN)，并且其中所述氧化物层包括二氧化硅(SiO2)。11.根据权利要求8所述的半导体器件，还包括被蚀刻穿过所述盖层、所述氧化物层、以及所述电介质层的一部分的对准标记。12.一种方法，包括：对半导体器件之上的光致抗蚀剂进行图案化，所述半导体器件包括下部部分、形成在所述下部部分之上的盖层、以及形成在所述盖层之上的氧化物层，所述下部部分包括电介质层和互连；基于所述光致抗蚀剂层来蚀刻所述半导体器件的部分以暴露所述互连；以及在所述互连上沉积电阻式存储器器件的电极，所述电极包括钴钨磷(CoWP)。13.根据权利要求12所述的方法，其中所述电极使用无电沉积被沉积在所述互连上。14.根据权利要求13所述的方法，其中使用无电沉积在所述互连上沉积所述电极包括将所述半导体器件放置到酸的槽中，所述酸包括钴离子、钨离子和磷离子。15.根据权利要求12所述的方法，还包括蚀刻所述半导体器件的部分以在所述电介质层中形成对准标记。16.根据权利要求12所述的方法，其中所述半导体器件根据亚14纳米(...

【专利技术属性】
技术研发人员：鲁宇，包钧敬，李霞，康相赫，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US