扇出型半导体封装件制造技术

本发明专利技术提供一种扇出型半导体封装件。该扇出型半导体封装件包括：第一互连构件，具有通孔；半导体芯片，设置在第一互连构件的通孔中并具有其上设置有连接焊盘的有效表面和与有效表面背对的无效表面；包封剂，包封半导体芯片的无效表面和第一互连构件的至少部分；第二互连构件，设置在第一互连构件和半导体芯片的有效表面上；及增强层，设置在包封剂上。第一互连构件和第二互连构件分别包括电连接到半导体芯片的连接焊盘的重新分布层。

【技术实现步骤摘要】
扇出型半导体封装件本申请要求于2016年3月25日提交到韩国知识产权局的第10-2016-0036258号、2016年7月1日提交到韩国知识产权局的第10-2016-0083565号和2016年8月24日提交到韩国知识产权局的第10-2016-0107713号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
本公开涉及一种半导体封装件，更具体地，涉及一种连接端子可从设置有半导体芯片的区域向外延伸的扇出型半导体封装件。
技术介绍
近来，与半导体芯片相关的技术发展的显著趋势是减小半导体芯片的尺寸。因此，对于封装技术，随着对小尺寸半导体芯片等的需求的快速增长，需要实现具有紧凑尺寸且具有多个引脚的半导体封装件。为满足上述技术需求而提出的一种封装技术是扇出型封装。这种半导体封装件具有紧凑尺寸并可通过使连接端子重新分布到设置有半导体芯片的区域的外部而实现多个引脚。
技术实现思路
本公开的一方面可提供一种可有效地解决翘曲问题的扇出型半导体封装件。根据本公开的一方面，可提供一种扇出型半导体封装件，其中，可控制扇出型半导体封装件的翘曲的增强层附着到包封半导体芯片的包封剂。根据本公开的一方面，一种扇出型半导体封装件可包括：第一互连构件，具有通孔；半导体芯片，设置在第一互连构件的通孔中并具有其上设置有连接焊盘的有效表面和与有效表面背对的无效表面；包封剂，包封半导体芯片的无效表面和第一互连构件的至少部分；第二互连构件，设置第一互连构件和半导体芯片的有效表面上；增强层，设置在包封剂上。第一互连构件和第二互连构件分别包括电连接到半导体芯片的连接焊盘的重新分布层。根据本公开的一方面，一种扇出型半导体封装件可包括：绝缘构件，具有通孔；半导体芯片，设置在绝缘构件的通孔中并具有其上设置有连接焊盘的有效表面和与有效表面背对的无效表面；包封剂，包封半导体芯片的无效表面和绝缘构件的至少部分；互连构件，设置在绝缘构件和半导体芯片的有效表面上，并包括电连接到半导体芯片的连接焊盘的重新分布层；增强层，设置在包封剂上。附图说明通过下面结合附图进行的详细描述，将更加清楚地理解本公开的以上和其他方面、特点及优点，附图中：图1是示出电子装置系统的示例的示意性框图；图2是示出电子装置的示例的示意性透视图；图3A和3B是示出扇入型半导体封装件在封装前和封装后的状态的示意性截面图；图4是示出扇入型半导体封装件的封装工艺的示意性截面图；图5是示出扇入型半导体封装件安装在中介基板上并最终安装在电子装置的主板上的情况的示意性截面图；图6是示出扇入型半导体封装件嵌在中介基板中并最终安装在电子装置的主板上的情况的示意性截面图；图7是示出扇出型半导体封装件的示意性截面图；图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；图9是示出扇出型半导体封装件的示例的示意性截面图；图10是沿着图9的扇出型半导体封装件的I-I’线所截取的示意性平面图；图11A至图11D是示出形成在图9的扇出型半导体封装件的第一互连构件中的各种形式的过孔的示意性截面图；图12至图16是示出制造图9的扇出型半导体封装件的工艺的示例的示意图；图17是示出扇出型半导体封装件的另一示例的示意性截面图；图18是示出扇出型半导体封装件的另一示例的示意性截面图；图19是示出扇出型半导体封装件的另一示例的示意性截面图；图20是示出扇出型半导体封装件的另一示例的示意性截面图；图21是示出扇出型半导体封装件的另一示例的示意性截面图；图22是示出扇出型半导体封装件的另一示例的示意性截面图；图23是示出扇出型半导体封装件的另一示例的示意性截面图；图24是示出扇出型半导体封装件的另一示例的示意性截面图；图25是示出扇出型半导体封装件的另一示例的示意性截面图；图26是示出在扇出型半导体封装件中产生翘曲的情况的示意图；图27是示出扇出型半导体封装件的翘曲被抑制的情况的示意图；图28是示出图27中发生的另外的问题的示意性示图；图29是用于比较扇出型半导体封装件彼此的翘曲抑制效果的曲线图。具体实施方式在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为了清楚起见，可夸大或省略组件的形状和尺寸等。这里使用的术语“示例性实施例”不指相同的示例性实施例，而是用来强调与另一示例性实施例的特定特征或特性不同的特定特征或特性。然而，这里提供的示例性实施例被视为能够通过将一个示例性实施例与另一个示例性实施例进行整体组合或部分组合来实现。例如，除非在这里提供相反或矛盾的描述，否则特定示例性实施例中描述的一个元件即使未在另一示例性实施例中进行描述，也可理解为与另一示例性实施例相关的描述。在说明书中，组件与另一组件“连接”的意义包括通过第三组件的非直接连接以及两个组件之间的直接连接。此外，“电连接”意指包括物理连接和物理断开的概念。可以理解的是，当元件被称为“第一”和“第二”时，所述元件不受其限制。他们仅可用于区分一个元件和其他元件的目的，并不会限制元件的顺序或重要性。在某些情况下，在不脱离在此阐述的权利要求的范围的情况下，第一元件可被称为第二元件。同样地，第二元件也可被称为第一元件。这里，上部、下部、上侧、下侧、上表面、下表面等在附图中确定。例如，第一互连构件设置在重新分布层的上方。然而，权利要求不局限于此。另外，竖直方向指的是上述向上和向下的方向，水平方向指的是与上述向上和向下的方向垂直的方向。在这种情况下，竖直截面指的是沿着在竖直方向上的平面截取的情况，其示例可以是在附图中示出的截面图。另外，水平截面指的是沿着在水平方向上的平面截取的情况，其示例可以是在附图中示出的平面图。这里使用的术语仅为了描述示例性实施例，而不是为了限制本公开。在这种情况下，除非在上下文中有另外的解释，否则单数形式包括复数形式。电子装置图1是示出电子装置系统的示例的示意性框图。参照图1，电子装置1000可在其中容纳主板1010。主板1010可包括物理连接或电连接到其上的芯片相关组件1020、网络相关组件1030和其他组件1040等。这些组件可连接到将在下文中描述的其他组件，以形成各种信号线1090。芯片相关组件1020可包括：存储芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器或微控制器等；逻辑芯片，诸如模拟数字转换器(ADC)或专用集成电路(ASIC)等。然而，芯片相关组件1020不局限于此，而是也可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。网络相关组件1030可与以下协议相兼容，所述协议是诸如无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE802.16族等)、IEEE802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系本文档来自技高网...

【技术保护点】
一种扇出型半导体封装件，包括：第一互连构件，具有通孔；半导体芯片，设置在所述第一互连构件的所述通孔中并具有其上设置有连接焊盘的有效表面和与所述有效表面背对的无效表面；包封剂，包封所述半导体芯片的无效表面和所述第一互连构件的至少部分；第二互连构件，设置在所述第一互连构件和所述半导体芯片的有效表面上；及增强层，设置在所述包封剂上；其中，所述第一互连构件和所述第二互连构件分别包括电连接到所述半导体芯片的连接焊盘的重新分布层。

【技术特征摘要】
2016.03.25 KR 10-2016-0036258;2016.07.01 KR 10-2011.一种扇出型半导体封装件，包括：第一互连构件，具有通孔；半导体芯片，设置在所述第一互连构件的所述通孔中并具有其上设置有连接焊盘的有效表面和与所述有效表面背对的无效表面；包封剂，包封所述半导体芯片的无效表面和所述第一互连构件的至少部分；第二互连构件，设置在所述第一互连构件和所述半导体芯片的有效表面上；及增强层，设置在所述包封剂上；其中，所述第一互连构件和所述第二互连构件分别包括电连接到所述半导体芯片的连接焊盘的重新分布层。2.根据权利要求1所述的扇出型半导体封装件，其中，所述增强层的弹性模量大于所述包封剂的弹性模量。3.根据权利要求1所述的扇出型半导体封装件，其中，所述增强层的热膨胀系数小于所述包封剂的热膨胀系数。4.根据权利要求1所述的扇出型半导体封装件，其中，所述增强层包含芯材料、无机填料和绝缘树脂。5.根据权利要求4所述的扇出型半导体封装件，其中，所述扇出型半导体封装件还包括设置在所述增强层上的树脂层，其中，所述树脂层包含无机填料和绝缘树脂。6.根据权利要求5所述的扇出型半导体封装件，所述扇出型半导体封装件还包括开口，所述开口贯穿所述树脂层、所述增强层和所述包封剂并且暴露所述第一互连构件的重新分布层的至少部分。7.根据权利要求5所述的扇出型半导体封装件，所述扇出型半导体封装件还包括设置在所述第二互连构件上的钝化层，其中，所述钝化层包含无机填料和绝缘树脂。8.根据权利要求7所述的扇出型半导体封装件，其中，所述树脂层的组分和所述钝化层的组分彼此相同。9.根据权利要求4所述的扇出型半导体封装件，其中，所述包封剂包含无机填料和绝缘树脂，所述增强层中包含的无机填料的重量百分比大于所述包封剂中包含的无机填料的重量百分比。10.根据权利要求9所述的扇出型半导体封装件，其中，所述增强层的与所述包封剂接触的一侧中包含的无机填料的重量百分比与所述增强层的相对于所述芯材料与所述一侧相反的另一侧中包含的无机填料的重量百分比彼此不同。11.根据权利要求10所述的扇出型半导体封装件，其中，满足a1<a2<a3，其中，a1为所述包封剂中包含的无机填料的重量百分比，a2为所述增强层的与所述包封剂接触的所述一侧中包含的无机填料的重量百分比，a3为所述增强层的与所述一侧相反的所述另一侧中包含的无机填料的重量百分比。12.根据权利要求1所述的扇出型半导体封装件，其中，所述增强层包含无机填料和绝缘树脂但不包含芯材料。13.根据权利要求12所述的扇出型半导体封装件，其中，所述包封剂包含无机填料和绝缘树脂，所述增强层中包含的无机填料的重量百分比大于所述包封剂中包含的无机填料的重量百分比。14.根据权利要求1所述的扇出型半导体封装件，所述扇出型半导体封装件还包括设置在所述第二互连构件上的钝化层，其中，所述钝化层包含无机填料和绝缘树脂。15.根据权利要求14所述的扇出型半导体封装件，其中，所述第二互连构件包括绝缘层，所述绝缘层包含无机填料和绝缘树脂，所述钝化层中包含的无机填料的重量百分比大于所述第二互连构件的绝缘层中包含的无机填料的重量百分比。16.根据权利要求1所述的扇出型半导体封装件，其中，所述增强层和所述包封剂之间的界面具有朝向所述通孔的内壁和所述半导体芯片之间的空间弯曲的弯曲部。17.根据权利要求1所述的扇出型半导体封装件，其中，所述增强层的厚度大于所述包封剂的覆盖所述第一互连构件的第一部分的厚度和所述包封剂的覆盖所述半导体芯片的无效表面的第二部分的厚度。18.根据权利要求1所述的扇出型半导体封装件，其中，所述第一互连构件包括：第一绝缘层；第一重新分布层，与所述第二互...

【专利技术属性】
技术研发人员：金恩实，李斗焕，边大亭，高泰昊，金暎阿，
申请(专利权)人：三星电机株式会社，
类型：发明
国别省市：韩国,KR