用于高电压晶体管的方法及设备技术

本发明专利技术实施例提供一种用于高电压晶体管的方法及设备。本发明专利技术实施例涉及一种方法包含：沿着栅极结构的侧壁形成栅极间隔件；在所述栅极结构的相对侧上形成源极区及漏极区，其中所述源极区的侧壁与所述栅极间隔件的第一侧壁垂直地对准；在衬底上方沉积电介质层；在所述电介质层上方沉积导电层；图案化所述电介质层及所述导电层以形成场板，其中所述电介质层包括从第二漏极/源极区延伸到所述栅极间隔件的第二侧壁的水平部分及沿着所述栅极间隔件的所述第二侧壁形成的垂直部分；通过对所述导电层、所述栅极结构、第一漏极/源极区及第二漏极/源极区应用自对准硅化物工艺而形成多个金属硅化物层；及在所述多个金属硅化物层上方形成接点插塞。

Method and apparatus for high voltage transistors

Embodiments of the present invention provide a method and apparatus for high voltage transistors. The embodiment of the invention relates to a method includes forming a gate spacer along the side wall of the gate structure; a source region and a drain region formed on opposite sides of the gate structure, wherein the source region and the side wall of the gate spacer of the first side wall is vertically aligned in the substrate above the deposition; the dielectric layer in the dielectric layer; depositing a conductive layer; patterning the dielectric layer and the conductive layer to form a field plate, wherein the dielectric layer comprises from second drain / source area extends to the horizontal part of the second side wall gate spacer and vertical part formed along the second side the wall of the gate spacer; through the conductive layer, the gate structure, first drain / source regions and two drain / source region using salicide process and forming a plurality of metal silicide layer; and A contact plug is formed over the plurality of metal silicide layers.

【技术实现步骤摘要】

本专利技术实施例涉及半导体
，特别涉及半导体
中的用于高电压晶体管的方法。
技术介绍
由于多种电子组件的集成密度的改进，半导体工业已经历迅速成长。随着半导体技术进一步演进，金属氧化物半导体(MOS)晶体管已广泛用于当今的集成电路中。MOS晶体管是电压控制式装置。当将控制电压施加到MOS晶体管的栅极且所述控制电压大于MOS晶体管的阈值时，在MOS晶体管的漏极与源极之间建立导电沟道。因此，电流在MOS晶体管的漏极与源极之间流动。另一方面，当所述控制电压小于MOS晶体管的阈值时，MOS晶体管相应地关断。MOS晶体管可包含两个主要类别。一个类别是n沟道MOS晶体管；另一个类别是p沟道MOS晶体管。根据结构差异，MOS晶体管可进一步划分成两个子类别，平面MOS晶体管及垂直MOS晶体管。随着半导体技术进一步前进，已出现新的功率MOS装置以进一步改进关键性能特性，例如额定电压、功率处理能力及可靠性。举例来说，横向双扩散MOS晶体管能够每单位面积递送较多电流同时维持高崩溃电压。横向双扩散MOS晶体管可替代地称为高电压MOS晶体管。为了减小高电压MOS晶体管的源极、漏极及栅极电阻，可采用自对准硅化物(salicide)工艺来在形成分别连接到源极、漏极及栅极电极区的接点插塞之前，在源极、漏极及栅极电极区的顶部上形成金属硅化物接点。最常见金属硅化物材料为硅化镍及硅化钴。在自对准硅化物工艺中，在半导体衬底上方毯覆沉积薄金属层。特定来说，在经暴露源极、漏极及栅极电极区上方沉积薄金属层。可对薄金属层应用一或多种退火工艺。这些退火工艺致使金属选择性地与源极、漏极及栅极电极区的经暴露硅反应，进而分别在源极、漏极及栅极电极区的顶部上形成金属硅化物层。在已形成金属硅化物层之后，移除未反应金属。另外，可在源极、漏极及栅极电极区上方形成多个接点插塞。
技术实现思路
本专利技术的一实施例提供一种方法，其包括：在衬底上方形成栅极结构；沿着栅极结构的侧壁形成栅极间隔件；在栅极结构的相对侧上形成第一漏极/源极区及第二漏极/源极区，其中第一漏极/源极区的侧壁与栅极间隔件的第一侧壁垂直地对准；在衬底上方沉积电介质层；在电介质层上方沉积导电层；图案化电介质层及导电层以形成场板，其中电介质层包括从第二漏极/源极区延伸到栅极间隔件的第二侧壁的水平部分及沿着栅极间隔件的第二侧壁形成的垂直部分；通过对导电层、栅极结构、第一漏极/源极区及第二漏极/源极区应用自对准硅化物工艺而形成多个金属硅化物层；及在多个金属硅化物层上方形成接点插塞。附图说明当借助附图阅读时，从以下详细描述最佳地理解本专利技术实施例的各方面。应注意，根据工业中的标准实践，各种构件未按比例绘制。实际上，为论述清晰起见，可任意地增加或减小各种构件的尺寸。图1说明根据本专利技术的各种实施例的MOS晶体管的横截面图；图2说明根据本专利技术的各种实施例的半导体装置的在于衬底上方形成外延层之后的横截面图；图3说明根据本专利技术的各种实施例的图2中所展示的半导体装置的在已形成多个隔离区之后的横截面图；图4说明根据本专利技术的各种实施例的图3中所展示的半导体装置的在对半导体装置应用离子植入工艺之后的横截面图；图5说明根据本专利技术的各种实施例的图4中所展示的半导体装置的在已形成p型主体区及n型经掺杂漏极区之后的横截面图；图6说明根据本专利技术的各种实施例的图5中所展示的半导体装置的在于衬底上方形成栅极电介质层之后的横截面图；图7说明根据本专利技术的各种实施例的图6中所展示的半导体装置的在于栅极电介质层上方形成栅极电极之后的横截面图；图8说明根据本专利技术的各种实施例的图7中所展示的半导体装置的在于衬底上方形成栅极间隔件之后的横截面图；图9说明根据本专利技术的各种实施例的图8中所展示的半导体装置的在已形成主体拾取区及漏极/源极区之后的横截面图；图10说明根据本专利技术的各种实施例的图9中所展示的半导体装置的在于衬底上方形成场板之后的横截面图；图11说明根据本专利技术的各种实施例的图10中所展示的半导体装置的在于半导体装置上形成接点蚀刻停止层(CESL)之后的横截面图；图12说明根据本专利技术的各种实施例的图11中所展示的半导体装置的在于CESL层上方沉积电介质层之后的横截面图；图13说明根据本专利技术的各种实施例的图12中所展示的半导体装置的在对半导体装置的电介质层及CESL层应用非等向性蚀刻工艺之后的横截面图；图14说明根据本专利技术的各种实施例的图13中所展示的半导体装置的在将金属材料填充于半导体装置的开口中之后的横截面图；图15说明根据本专利技术的各种实施例的用于形成图1中所展示的半导体装置的方法的流程图；图16到21说明根据本专利技术的各种实施例的制作另一MOS晶体管的中间步骤的横截面图；图22说明根据本专利技术的各种实施例的用于形成图16到21中所展示的半导体装置的方法的流程图；图23说明根据本专利技术的各种实施例的另一MOS晶体管的横截面图；及图24说明根据本专利技术的各种实施例的用于形成图23中所展示的半导体装置的方法的流程图。具体实施方式以下揭露内容提供用于实施本揭示的不同构件的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本揭示。当然，这些仅为实例且不打算具有限制性。举例来说，在以下描述中第一构件在第二构件上方或上的形成可包含其中第一构件与第二构件形成为直接接触的实施例，且还可包含其中可在第一构件与第二构件之间形成额外构件使得第一构件与第二构件可不直接接触的实施例。另外，本揭示可在各种实例中重复参考编号及/或字母。此重复是出于简化及清晰目的，且其自身并不指示所论述的各种实施例及/或配置之间的关系。此外，为易于描述，本文中可使用空间相对术语(例如“下面”、“下方”、“下部”、“上面”、“上部”等)来描述一个元件或构件与另一(些)元件或构件的关系，如各图中所说明。除图中所描绘的定向外，所述空间相对术语还打算涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或呈其它定向)，且因此可同样地解释本文中所使用的空间相对描述符。将关于特定上下文(双扩散金属氧化物半导体(MOS)晶体管)中的实施例描述本揭示。然而，本专利技术的实施例还可应用于多种高电压MOS晶体管，例如基于硅的高电压晶体管、基于氮化镓(GaN)的高电压晶体管等。在下文中，将参考附图详细解释各种实施例。图1说明根据本专利技术的各种实施例的MOS晶体管的横截面图。MOS晶体管100包括第一漏极/源极区124、第二漏极/源极区126及栅极电极132。如图1中所展示，栅极电极132形成于栅极电介质层131上方。栅极电极132及栅极电介质层131形成栅极结构130。第一漏极/源极区124与第二漏极/源极区形成于栅极电极132的相对侧上。栅极间隔件133沿着栅极结构130的侧壁而形成。第一漏极/源极区124的侧壁与栅极间隔件133的侧壁垂直地对准。图1进一步说明MOS晶体管100包括形成于栅极间隔件133与第二漏极/源极区126之间的场板136。换句话说，第二漏极/源极区126与栅极电极132通过场板136隔开。如图1中所展示，场板136形成于电介质层134上方。场板136是包括导电层及所述导电层上方的金属硅化物层的导电场板。电介质层134包括从栅极间隔件133的侧壁延伸本文档来自技高网...

【技术保护点】
一种方法，其包括：在衬底上方形成栅极结构；沿着所述栅极结构的侧壁形成栅极间隔件；在所述栅极结构的相对侧上形成第一漏极/源极区及第二漏极/源极区，其中所述第一漏极/源极区的侧壁与所述栅极间隔件的第一侧壁垂直地对准；在所述衬底上方沉积电介质层；在所述电介质层上方沉积导电层；图案化所述电介质层及所述导电层以形成场板，其中所述电介质层包括从所述第二漏极/源极区延伸到所述栅极间隔件的第二侧壁的水平部分及沿着所述栅极间隔件的所述第二侧壁形成的垂直部分；通过对所述导电层、所述栅极结构、所述第一漏极/源极区及所述第二漏极/源极区应用自对准硅化物工艺而形成多个金属硅化物层；及在所述多个金属硅化物层上方形成接点插塞。

【技术特征摘要】
2016.03.24 US 15/079,8551.一种方法，其包括：在衬底上方形成栅极结构；沿着所述栅极结构的侧壁形成栅极间隔件；在所述栅极结构的相对侧上形成第一漏极/源极区及第二漏极/源极区，其中所述第一漏极/源极区的侧壁与所述栅极间隔件的第一侧壁垂直地对准；在所述衬底上方沉积电介质层；在所述电介质...

【专利技术属性】
技术研发人员：刘铭棋，王培伦，曾元泰，张宇行，刘世昌，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71