半导体器件及其形成方法技术

一种半导体器件及其形成方法，其中半导体器件的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成第一鳍部、第二鳍部，所述第一鳍部的上表面高于所述第二鳍部的上表面；形成横跨所述第一鳍部的第一栅介质层和位于第一栅介质层上的第一栅极、横跨第二鳍部的第二栅介质层和位于第二栅介质层上的第二栅极；形成层间介质层，覆盖所述衬底、第一栅极、第二栅极；去除所述第一鳍部上的层间介质层、第一鳍部上的第一栅介质层、第一鳍部上的第一栅极、第二栅极上的层间介质层。采用本发明专利技术方案，在一片晶圆上同时形成三终端鳍式场效应晶体管和四终端鳍式场效应晶体管是半导体技术上的一大突破，具有很显著的进步。

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体
，特别涉及半导体器件及其形成方法。
技术介绍
在半导体
，随着大规模集成电路向超大规模集成电路迈进，集成电路的集成度原来越高。但是，由集成电路集成度升高所引发的晶体管的短沟道效应造成集成电路的静态功耗也越来越高。其中，静态功耗是指电路稳定时的功耗，包括工作稳定下的功耗和待机状态下的功耗。具体地，对一个可以正常工作的晶体管，阈值电压是固定的。晶体管稳定工作时，源/漏间的电流为Ion；栅电压无法达到阈值电压时，源/漏间电流为Ioff，晶体管为待机状态。我们希望通过降低晶体管在待机状态下的能耗，来降低晶体管的静态功耗。为应对该静态功耗问题，在现有技术中，人们提出晶体管阈值电压调制技术。其中，双栅极鳍式场效应晶体管（DG-FinFET，DoubleGate-FinFET）技术是被普遍认可的阈值电压调制技术。双栅极鳍式场效应晶体管也称为四终端鳍式场效应晶体管（4T-FinFET，Four-Terminal-FinFET），参照图1，图1为四终端鳍式场效应晶体管，包括四终端：源端12'、漏端13'、位于鳍部两侧的第一栅极14和第二栅极15。第一栅极14和第二栅极15分别被定义为驱动栅（drivegate）和控制栅（controlgate），两者分别由独立的电压控制。其中，驱动栅可以用于器件的开启、关闭，而控制栅可以用于调节晶体管的阈值电压（Vt）。具体地，若要开启晶体管，通过控制栅调节阈值电压减小，则驱动栅的电压达到阈值电压，晶体管开启；若要使晶体管为待机状态，则通过控制栅调节阈值电压增大，驱动栅的电压无法达到阈值电压，晶体管转为待机状态。在待机状态下，阈值电压增大，Ioff减小，则待机状态下的能耗减小。因此，在待机状态下，可以通过调节控制栅使阈值电压较大，来减小晶体管的静态功耗。在现有技术中，参照图2，图2为传统的三终端鳍式场效应晶体管，包括三终端：源端12、漏端13和栅极11，栅极11横跨鳍部（图中未作标号），因此也称作三终端场效应晶体管。图1所示的四终端鳍式场效应晶体管可以通过对三终端鳍式场效应晶体管的鳍部上栅极凸起部分进行化学机械抛光得到。但是，在现有技术中，在一片晶圆上同时得到三终端鳍式场效应晶体管和四终端鳍式场效应晶体管的技术，还很难实现。
技术实现思路
本专利技术解决的问题是现有技术中，在一片晶圆上同时得到三终端鳍式场效应晶体管和四终端鳍式场效应晶体管的技术，很难实现。为解决上述问题，本专利技术提高一种新的半导体器件的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成第一鳍部、第二鳍部，所述第一鳍部的上表面高于所述第二鳍部的上表面；形成横跨所述第一鳍部的第一栅介质层和位于第一栅介质层上的第一栅极、横跨第二鳍部的第二栅介质层和位于第二栅介质层上的第二栅极；形成层间介质层，覆盖所述衬底、第一栅极、第二栅极；去除所述第一鳍部上的层间介质层、第一鳍部上的第一栅介质层、第一鳍部上的第一栅极、第二栅极上的层间介质层。可选的，所述半导体衬底为绝缘体上硅衬底，包括底部硅层、位于所述底部硅层上的绝缘层、位于所述绝缘层上的顶部硅层；所述形成第一鳍部和第二鳍部的方法，包括：根据待形成的第一鳍部、第二鳍部的位置，将所述顶部硅层分成第一顶部硅层和第二顶部硅层，第一顶部硅层对应形成第一鳍部，第二顶部硅层对应形成第二鳍部；去除部分高度的第二顶部硅层；图形化所述第一顶部硅层和去除了部分高度的第二顶部硅层，形成第一鳍部和第二鳍部。可选的，还包括：在第一鳍部上形成第一掩模层；形成第一鳍部上的第一掩模层的方法，包括：在去除部分高度的第二顶部硅层之前，在所述第一顶部硅层上形成掩膜层；以所述掩模层为掩模，刻蚀去除部分高度的第二顶部硅层；图形化所述第一顶部硅层时，还图形化所述掩模层，形成了位于第一鳍部上的第一掩膜层。可选的，所述第一掩模层的材料包括：氮化硅、氧化硅、氮氧化硅、无定形碳或氮化硼。可选的，还包括：在第一鳍部上形成第一掩模层，在第二鳍部上形成第二掩模层；形成所述第一鳍部上的第一掩模层、第二鳍部上的第二掩模层的方法，包括：在去除部分高度的第二顶部硅层后，在第一顶部硅层和去除了部分高度的第二顶部硅层上沉积掩模层，位于第一顶部硅层上掩膜层部分为第一掩膜层部分，位于去除了部分高度的第二顶部硅层上的掩膜层为第二掩膜层部分；图形化所述第一顶部硅层和去除了部分高度的第二顶部硅层时，也图形化所述第一掩膜层部分、第二掩膜层部分，形成位于第一鳍部上的第一掩膜层、位于第二鳍部上的第二掩膜层。可选的，所述图形化第一掩模层部分、第二掩模层部分、第一顶部硅层、去除了部分高度的第二顶部硅层的方法，包括：在所述第二掩模层部分上形成第三掩模层，所述第三掩模层的上表面与第一掩模层部分的上表面持平；在第一掩模层部分和第三掩模层上形成图形化的光刻胶层，定义待形成的第一鳍部和第二鳍部的位置；以所述图形化的光刻胶层为掩模，刻蚀第一掩模层部分、第二掩模层部分、第一顶部硅层、去除了部分高度的第二顶部硅层和第三掩模层，剩余第三掩模层为图形化的第三掩模层；去除所述图形化的光刻胶层；去除所述图形化的第三掩模层。可选的，去除部分高度的第二顶部硅层的方法，包括：在所述顶部硅层上形成图形化的掩模层，暴露所述第二顶部硅层的位置；以所述图形化的掩模层为掩模，刻蚀部分高度的第二顶部硅层；去除图形化的掩模层。可选的，所述第一掩模层和第二掩模层的材料包括：氮化硅、氧化硅、氮氧化硅、无定形碳或氮化硼。可选的，去除所述第一鳍部上的层间介质层、第一鳍部上的第一栅介质层、第一鳍部上的第一栅极、第二栅极上的层间介质层的方法，包括：化学机械抛光或回刻工艺。本专利技术还提供一种新的半导体器件，包括：位于半导体衬底上的第一鳍部和第二鳍部，所述第一鳍部的上表面高于第二鳍部的上表面；位于所述第一鳍部两相对侧面的第一栅介质层、第一栅极，及横跨所述第二鳍部的第二栅介质层和位于第二栅介质层上的第二栅极；位于半导体衬底上的层间介质层，层间介质层的上表面与第一鳍部上表面、第二鳍部上的第二栅极上表面持平。可选的，还包括：位于第一鳍部上的第一掩模层，当第一鳍部上具有第一掩模层时，第一栅介质层也覆盖第一掩模层的两相对侧面，层间介质层的上表面与第一掩模层上表面、第二鳍部上的第二栅极上表面持平。可选的，所述第一掩模层的材料包括：氮化硅、氧化硅、氮氧化硅、无定形碳或氮化硼。可选的，还包括：位于第一鳍部上的第一掩模层、位于第二鳍部上的第二掩模层，其中，第一掩模层的厚度等于第二掩模层的厚度,层间介质层的上表面与第一掩模层上表面、第二鳍部上的第二栅极上表面持平。可选的，所述第一掩模层和第二掩模层的材料包括：氮化硅、氧化硅、氮氧化硅、无定形碳或氮化硼。本专利技术还提供另一种半导体器件的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成第一鳍部和位于第一鳍部上的第一掩模层、第二鳍部，其中，第一鳍部上表面与第二鳍部上表面持平；在所述半导体衬底上形成第一栅极和第一栅介质层、第二栅极和第二栅介质层，所述第一栅极和第一栅介质层横跨所述第一鳍部、第一掩膜层，所述第二栅极和第二栅介质层横跨所述第二鳍部；形成层间介质层，覆盖所述衬底、第一栅极、第二栅极；去除所述第一鳍部上的层间介质层、第一鳍部上的第一栅介质层、本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底为绝缘体上硅衬底，包括底部硅层、位于所述底部硅层上的绝缘层、位于所述绝缘层上的顶部硅层；在所述半导体衬底上形成第一鳍部、第二鳍部，所述第一鳍部的上表面高于所述第二鳍部的上表面；形成横跨所述第一鳍部的第一栅介质层和位于第一栅介质层上的第一栅极、横跨第二鳍部的第二栅介质层和位于第二栅介质层上的第二栅极；形成层间介质层，覆盖所述衬底、第一栅极、第二栅极；去除所述第一鳍部上的层间介质层、第一鳍部上的第一栅介质层、第一鳍部上的第一栅极、第二栅极上的层间介质层；其中，所述形成第一鳍部和第二鳍部的方法，包括：根据待形成的第一鳍部、第二鳍部的位置，将所述顶部硅层分成第一顶部硅层和第二顶部硅层，第一顶部硅层对应形成第一鳍部，第二顶部硅层对应形成第二鳍部；去除部分高度的第二顶部硅层；图形化所述第一顶部硅层和去除了部分高度的第二顶部硅层，形成第一鳍部和第二鳍部。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底为绝缘体上硅衬底，包括底部硅层、位于所述底部硅层上的绝缘层、位于所述绝缘层上的顶部硅层；在所述半导体衬底上形成第一鳍部、第二鳍部，所述第一鳍部的上表面高于所述第二鳍部的上表面；形成横跨所述第一鳍部的第一栅介质层和位于第一栅介质层上的第一栅极、横跨第二鳍部的第二栅介质层和位于第二栅介质层上的第二栅极；形成层间介质层，覆盖所述衬底、第一栅极、第二栅极；去除所述第一鳍部上的层间介质层、第一鳍部上的第一栅介质层、第一鳍部上的第一栅极、第二栅极上的层间介质层；其中，所述形成第一鳍部和第二鳍部的方法，包括：根据待形成的第一鳍部、第二鳍部的位置，将所述顶部硅层分成第一顶部硅层和第二顶部硅层，第一顶部硅层对应形成第一鳍部，第二顶部硅层对应形成第二鳍部；去除部分高度的第二顶部硅层；图形化所述第一顶部硅层和去除了部分高度的第二顶部硅层，形成第一鳍部和第二鳍部。2.如权利要求1所述的形成方法，其特征在于，还包括：在第一鳍部上形成第一掩模层；形成第一鳍部上的第一掩模层的方法，包括：在去除部分高度的第二顶部硅层之前，在所述第一顶部硅层上形成掩膜层；以所述掩模层为掩模，刻蚀去除部分高度的第二顶部硅层；图形化所述第一顶部硅层时，还图形化所述掩模层，形成了位于第一鳍部上的第一掩膜层。3.如权利要求2所述的形成方法，其特征在于，所述第一掩模层的材料包括：氮化硅、氧化硅、氮氧化硅、无定形碳或氮化硼。4.如权利要求1所述的形成方法，其特征在于，还包括：在第一鳍部上形成第一掩模层，在第二鳍部上形成第二掩模层；形成所述第一鳍部上的第一掩模层、第二鳍部上的第二掩模层的方法，包括：在去除部分高度的第二顶部硅层后，在第一顶部硅层和去除了部分高度的第二顶部硅层上沉积掩模层，位于第一顶部硅层上掩膜层部分为第一掩膜层部分，位于去除了部分高度的第二顶部硅层上的掩膜层为第二掩膜层部分；图形化所述第一顶部硅层和去除了部分高度的第二顶部硅层时，也图形化所述第一掩膜层部分、第二掩膜层部分，形成位于第一鳍部上的第一掩膜层、位于第二鳍部上的第二掩膜层。5.如权利要求4所述的形成方法，其特征在于，所述图形化第一掩模层部分、第二掩模层部分、第一顶部硅层、去除了部分高度的第二顶部硅层的方法，包括：在所述第二掩模层部分上形成第三掩模层，所述第三掩模层的上表面与第一掩模层部分的上表面持平；在第一掩模层部分和第三掩模层上形成图形化的光刻胶层，定义待形成的第一鳍部和第二鳍部的位置；以所述图形化的光刻胶层为掩模，刻蚀第一掩模层部分、第二掩模层部分、第一顶部硅层、去除了部分高度的第二顶部硅层和第三掩模层，剩余第三掩模层为图形化的第三掩模层；去除所述图形化的光刻胶层；去除所述图形化的第三掩模层。6.如权利要求4所述的形成方法，其特征在于，去除部分高度的第二顶部硅层的方法，包括：在所述顶部硅层上形成图形化的掩模层，暴露所述第二顶部硅层的位置；以所述图形化的掩模层为掩模，刻蚀部分高度的第二顶部硅层；去除图形化的掩模层。7.如权利要求4所述的形成方法，其特征在于，所述第一掩模层和第二掩模层的材料包括：氮化硅、氧化硅、氮氧化硅、无定形碳或氮化硼。8.如权利要求1所述的形成方法，其特征在于，去除所述第一鳍部上的层间介质层、第一鳍部上的第一栅介质层、第一鳍部上的第一栅极、第二栅极上的层间介质层的方法，包括：化学机械抛光或回刻工艺。9.一...

【专利技术属性】
技术研发人员：鲍宇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海,31