用于制造芯片复合结构的方法技术

本发明专利技术的一个方面涉及一种用于制造芯片复合结构的方法。分别通过使导电的第一平衡片(21)与半导体芯片(1)的第一主电极(11)材料锁合地且导电地连接来制造两个或更多个芯片组件(2)。在所述芯片组件(2)之间的自由空间(211)中布置控制电极布线结构(70)。在所述控制电极布线结构(70)与各个芯片组件(2)的半导体芯片(1)的控制电极(13)之间建立导电连接。借助介电填料(4)使所述芯片组件(2)材料锁合地连接。

Method for manufacturing a chip composite structure

One aspect of the invention relates to a method for manufacturing a chip composite structure. Two or more chip assemblies (2) are fabricated by locking the electrically conductive first balance sheet (21) together with the first main electrode (11) of the semiconductor chip (1) in a locked and electrically connected manner. A control electrode wiring structure (70) is disposed in the free space (211) between the chip assemblies (2). A conductive connection is established between the control electrode wiring structure (70) and the control electrode (13) of the semiconductor chip (1) of each chip component (2). The chip assembly (2) material is locked together by means of a dielectric filler (4).

【技术实现步骤摘要】
用于制造芯片复合结构的方法
本专利技术涉及芯片复合结构(Chipverbund)的制造，所述芯片复合结构可以应用在紧压包装单元(Press-Pack-Zelle)中。
技术介绍
常规的紧压包装单元具有多个半导体芯片，所述多个半导体芯片松脱地挤压在导电的压力接触件之间并且在此电接触并且必要时并联连接。然而，各个半导体芯片的处理是困难的并且因此值得期望的是，简化该处理。
技术实现思路
本专利技术的一个方面涉及一种用于制造芯片复合结构的方法。在此，分别通过使导电的第一平衡片与半导体芯片的第一主电极材料锁合地且导电地连接来制造两个或更多个芯片组件。在所述芯片组件之间的自由空间中布置控制电极布线结构。在所述控制电极布线结构与各个芯片组件的半导体芯片的控制电极之间建立导电连接。借助介电填料使所述芯片组件材料锁合地连接。本专利技术提出一种用于制造芯片复合结构的方法，所述方法具有：分别通过使导电的第一平衡片与半导体芯片的第一主电极材料锁合地且导电地连接来制造两个或更多个芯片组件；在所述芯片组件之间的自由空间中布置控制电极布线结构；在所述控制电极布线结构与各个芯片组件的半导体芯片的控制电极之间建立导电连接；借助介电填料使所述芯片组件材料锁合地连接。根据所述方法的一种有利的扩展方案，借助所述填料的第一部分使所述半导体芯片相互材料锁合地连接，从而所述第一部分覆盖所述控制电极；在所述第一部分中分别在所述控制电极的区域中产生开口，从而所述控制电极在所述相应的开口中暴露；以及借助所述控制电极布线结构使所述控制电极穿过所述开口地相互导电连接。根据所述方法的一种有利的扩展方案，借助导电粘接剂使所述控制电极布线结构与所述控制电极导电连接。根据所述方法的一种有利的扩展方案，为了所述开口，借助以下中的至少一个局部地除去所述第一部分：激光束；蚀刻剂。根据所述方法的一种有利的扩展方案，使所述控制电极直接在所述第一部分开口之后暴露；或者，在所述半导体芯片的每一个中，使其控制电极在所述控制电极的与所述半导体芯片的半导体本体背离的一侧上与导电接触件材料锁合地以及导电地连接，其中，所述接触件直接在所述第一部分开口之后暴露。根据所述方法的一种有利的扩展方案，所述第一部分是酰亚胺或模制材料。根据所述方法的一种有利的扩展方案，在借助所述控制电极布线结构使所述控制电极相互导电连接之后，将所述控制电极布线结构嵌入到所述填料的第二部分中并且在此由所述第二部分覆盖所述控制电极布线结构。根据所述方法的一种有利的扩展方案，所述第二部分是模制材料。根据所述方法的一种有利的扩展方案，所述控制电极布线结构具有多个键合引线以及一个或多个键合支承点元件，其中，至少一个键合支承点元件布置在所述芯片组件之间的自由空间中；以及使所述控制电极中的每一个借助所述键合引线之一与一个键合支承点元件导电连接。根据所述方法的一种有利的扩展方案，所述控制电极布线结构具有第一键合引线、第二键合引线和键合支承点元件；所述第一键合引线、所述键合支承点元件和所述第二键合引线串联电连接在所述控制电极中的第一控制电极与所述控制电极中的第二控制电极之间并且将所述控制电极中的第一和第二控制电极相互导电连接；使所述第一键合引线和所述第二键合引线分别直接键合到所述键合支承点元件上。根据所述方法的一种有利的扩展方案，使所述第一键合引线直接键合到所述控制电极中的所述第一控制电极上或者直接键合到第一接触件上，所述第一接触件布置在所述控制电极中的所述第一控制电极的与所属的半导体本体背离的一侧上并且与所述侧导电连接；使所述第二键合引线直接键合到所述控制电极中的所述第二控制电极上或者直接键合到第二接触件上，所述第二接触件布置在所述控制电极中的所述第二控制电极的与所属的半导体本体背离的一侧上并且与所述侧导电连接。根据所述方法的一种有利的扩展方案，在借助所述介电填料使所述半导体芯片相互材料锁合地连接之前借助所述控制电极布线结构使所述控制电极电连接。根据所述方法的一种有利的扩展方案，在通过所述介电填料使所述半导体芯片相互材料锁合地连接之后借助所述控制电极布线结构使所述控制电极电连接。根据所述方法的一种有利的扩展方案，在借助所述填料使所述半导体芯片相互材料锁合地连接之后由所述填料覆盖所述控制电极；在借助所述控制电极布线结构使所述控制电极电连接之前，在所述填料中分别在所述控制电极的区域中产生开口，从而所述控制电极在所述相应的开口中暴露；以及借助所述控制电极布线结构使所述控制电极穿过所述开口地导电连接。根据所述方法的一种有利的扩展方案，所述第一平衡片中的每一个在20℃的温度下具有小于11ppm/K或者小于7ppm/K的线性热膨胀系数。根据所述方法的一种有利的扩展方案，所述半导体芯片中的每一个具有第二主电极，在所述第二主电极上，使所述半导体芯片与导电的第二平衡片材料锁合地且导电地连接。根据所述方法的一种有利的扩展方案，所述第二平衡片中的每一个在20℃的温度下具有小于11ppm/K或者小于7ppm/K的线性热膨胀系数。根据所述方法的一种有利的扩展方案，所述控制电极布线结构具有元件，首先预制所述元件并且随后将所述元件布置在所述自由空间中并且随后将所述元件与至少一个控制电极导电连接。根据所述方法的一种有利的扩展方案，将所述预制的元件构造为：金属板；或电路板；或单侧或双侧导电地金属化的半导体衬底；或单侧或双侧导电地金属化的功能半导体芯片；或单侧或双侧导电地金属化的玻璃衬底；或单侧或双侧导电地金属化的陶瓷衬底。附图说明以下根据实施例参照附图进一步阐述本专利技术。在附图中，相同附图标记表示相同的或作用相同的元素。其中：图1至17：用于制造芯片复合结构的第一示例的不同步骤；图18至20：用于制造芯片复合结构的第二示例的不同步骤；图21至23：用于制造芯片复合结构的第三示例的不同步骤；图24至27：用于制造芯片复合结构的第四示例的不同步骤；图28至29：用于制造芯片复合结构的第五示例的不同步骤；图30至31：用于制造芯片复合结构的第六示例的不同步骤；图32至33：用于制造紧压包装单元的方法的不同步骤，其中，芯片复合结构布置在壳体的两个导电接触板之间；图34：紧压包装单元的一个区段的垂直剖面，所述紧压包装单元具有根据图16构造的芯片复合结构；图35：一个装置的垂直剖面，在所述装置中，紧压包装单元压入在两个压力接触件之间并且在此通过所述两个压力接触件电接触。具体实施方式图1示出半导体芯片1以及用于制造中间产品的另外的部分，如其在图3中所示的那样。半导体芯片1具有由半导体基本材料制成的半导体本体10，其中，为了实现集成到半导体本体10中的功率半导体构件，尤其可以包含p型导电的和n型导电的半导体区域。此外，半导体芯片1还可以具有任意多的导电层，如例如金属化部、硅化物层或者由掺杂的多晶半导体材料(例如多晶硅)构造的层，但也可以具有任意多的介电层，如例如氮化物层(例如氮化硅)或氧化物层(例如氧化硅)或者钝化层，如例如酰亚胺层。半导体基本材料可以是每种已知的通常用于制造半导体构件的半导体基本材料，例如任意的元素半导体(例如硅、锗)，任意的复合半导体(例如II-VI半导体，如硒化锌或者硫化镉；III-V半导体，如磷化镓，砷化镓，磷化铟，锑化铟；或者IV-IV半导体，如碳化硅或锗化本文档来自技高网...

【技术保护点】
一种用于制造芯片复合结构的方法，所述方法具有：分别通过使导电的第一平衡片(21)与半导体芯片(1)的第一主电极(11)材料锁合地且导电地连接来制造两个或更多个芯片组件(2)；在所述芯片组件(2)之间的自由空间(211)中布置控制电极布线结构(70)；在所述控制电极布线结构(70)与各个芯片组件(2)的半导体芯片(1)的控制电极(13)之间建立导电连接；借助介电填料(4)使所述芯片组件(2)材料锁合地连接。

【技术特征摘要】
2016.03.16 DE 102016104844.51.一种用于制造芯片复合结构的方法，所述方法具有：分别通过使导电的第一平衡片(21)与半导体芯片(1)的第一主电极(11)材料锁合地且导电地连接来制造两个或更多个芯片组件(2)；在所述芯片组件(2)之间的自由空间(211)中布置控制电极布线结构(70)；在所述控制电极布线结构(70)与各个芯片组件(2)的半导体芯片(1)的控制电极(13)之间建立导电连接；借助介电填料(4)使所述芯片组件(2)材料锁合地连接。2.根据权利要求1所述的方法，其中，借助所述填料(4)的第一部分(4a)使所述半导体芯片(1)相互材料锁合地连接，从而所述第一部分(4a)覆盖所述控制电极(13)；在所述第一部分(4a)中分别在所述控制电极(13)的区域中产生开口，从而所述控制电极(13)在所述相应的开口中暴露；以及借助所述控制电极布线结构(70)使所述控制电极(13)穿过所述开口地相互导电连接。3.根据权利要求2所述的方法，其中，借助导电粘接剂(75)使所述控制电极布线结构(70)与所述控制电极(13)导电连接。4.根据权利要求2或3所述的方法，其中，为了所述开口，借助以下中的至少一个局部地除去所述第一部分(4a)：激光束(401)；蚀刻剂(402)。5.根据权利要求2至4中任一项所述的方法，其中，使所述控制电极(13)直接在所述第一部分(4a)开口之后暴露；或者在所述半导体芯片(1)的每一个中，使其控制电极(13)在所述控制电极的与所述半导体芯片(1)的半导体本体(10)背离的一侧上与导电接触件(23)材料锁合地以及导电地连接，其中，所述接触件(23)直接在所述第一部分(4a)开口之后暴露。6.根据权利要求2至5中任一项所述的方法，其中，所述第一部分(4a)是酰亚胺或模制材料。7.根据权利要求2至6中任一项所述的方法，其中，在借助所述控制电极布线结构(70)使所述控制电极(13)相互导电连接之后，将所述控制电极布线结构(70)嵌入到所述填料(4)的第二部分(4b)中并且在此由所述第二部分(4b)覆盖所述控制电极布线结构。8.根据权利要求2至7中任一项所述的方法，其中，所述第二部分(4b)是模制材料。9.根据权利要求1所述的方法，其中，所述控制电极布线结构(70)具有多个键合引线(72)以及一个或多个键合支承点元件(76)，其中，至少一个键合支承点元件(76)布置在所述芯片组件(2)之间的自由空间(211)中；以及使所述控制电极(13)中的每一个借助所述键合引线(72)之一与一个键合支承点元件(76)导电连接。10.根据以上权利要求中任一项所述的方法，其中，所述控制电极布线结构(70)具有第一键合引线(72)、第二键合引线(72)和键合支承点元件(76)；所述第一键合引线(72)、所述键合支承点元件(76)和所述第二键合引线(72)串联电连...

【专利技术属性】
技术研发人员：A·海因里希，I·埃舍尔珀佩尔，M·格鲁贝尔，A·蒙丁，C·威尔，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国,DE