一种振荡器制造技术

本发明专利技术提供一种振荡器，其包括：参考电压/电流产生电路和振荡器电路。参考电压/电流产生电路中，第一电阻连接于电压源和第一MOS管一端之间，第一MOS管另一端接地，第一MOS管栅极与第一MOS管一端相连；第二MOS管栅极与第一MOS管栅极相连，第二MOS管另一端接地；第三MOS管栅极与第一MOS管栅极相连，第三MOS管另一接地，第一MOS管栅极电压为参考电压，第二MOS管一端的电流为第一参考电流，第三MOS管一端的电流为第二参考电流。振荡器电路中，第一电容一端与电压源相连，第一比较电路的两个输入端分别与第一电容另一端和参考电压相连；第二电容一端与电压源相连，第二比较电路的两个输入端分别与第二电容另一端和参考电压相连。与现有技术相比，本发明专利技术占用的芯片面积和功耗大幅减小。

An oscillator

The invention provides an oscillator, comprising a reference voltage / current generating circuit and an oscillator circuit. The reference voltage / current generating circuit, a first resistor connected between the voltage source and end on the first MOS tube, the other end is connected to the first MOS pipe, MOS pipe is the first gate tube is connected with the first MOS; second MOS gate and MOS gate is connected with the first tube, the other end is connected with the second MOS tube; third MOS tube and gate the first MOS transistor connected to the gate third MOS another ground, the first MOS pipe gate voltage to the reference voltage, the current second MOS tube for the first reference current, the current third MOS tube for second reference current. The oscillator circuit, a first capacitor voltage source is connected with the end of two, the input of the first comparator circuit is connected with the first capacitor and the other end is connected to the reference voltage; the second capacitor is connected with the voltage source, two input second comparison circuit is connected with the other end of the capacitor is second and the reference voltage. Compared with the prior art, the chip area and power consumption occupied by the invention are greatly reduced.

【技术实现步骤摘要】
一种振荡器
本专利技术涉及电路设计
，特别涉及一种频率不随电源电压变化的振荡器。
技术介绍
集成电路里面一般都会包含同步数字电路，同步数字电路都需要一个精准的时钟来做同步。如果这个时钟我们用内建振荡器来实现的话，为了保证时钟的精准度，我们会要求时钟频率不随电源电压的变化而变化。传统的频率不随电源电压的变化而变化的振荡器电路如图1所示，我们可以发现里面除了振荡器(OSC)本身之外，还需要一个带隙基准产生器bandgap用来产生参考电压VBG，另外，还需要一个偏置电路BIAS用来产生两路相等的参考电流IREF1和IREF2。由带隙基准的原理可知，VBG是个不随电源电压变化而变化的电压。而从BIAS电路可得公式其中，M是MP2(MP3)与MP1的比值，而RSET是电阻，从而可见IREF1和IREF2的数值也不会随电源电压变化而变化。从OSC电路可得公式其中Freq是输出时钟CLK的频率。由于IREF1，C1，VBG都不随电源电压变化而变化，所以Freq也不随电源电压变化而变化。上述这种做法虽然得到了不随电源电压变化而变化的频率，但是付出的代价比较大，需要搭配一个带隙基准Bandgap和一个BIAS电路，从而导致面积和功耗都会增加，最终导致产品竞争力的下降。
技术实现思路
本专利技术的目的在于提供一种频率不随电源电压变化的振荡器，其占用的芯片面积和功耗会大幅减小。为了解决上述问题，本专利技术提供一种振荡器，其包括：参考电压/电流产生电路，以及振荡器电路。所述参考电压/电流产生电路包括第一MOS管、第二MOS管、第三MOS管和第一电阻，第一电阻连接于电压源和第一MOS管的第一连接端之间，第一MOS管的第二连接端接地，第一MOS管的控制端与第一MOS管的第一连接端相连；第二MOS管的控制端与第一MOS管的控制端相连，第二MOS管的第二连接端接地；第三MOS管的控制端与第一MOS管的控制端相连，第三MOS管的第二连接端接地，其中，第一MOS管的控制端的电压为参考电压，第二MOS管的第一连接端的电流为第一参考电流，第三MOS管的第一连接端的电流为第二参考电流。所述振荡器电路包括第一振荡单元和第二振荡单元，所述第一振荡单元包括第一比较电路、第一充/放电控制电路和第一电容，所述第一电容的一端与电压源相连，所述第一电容的另一端与第一比较电路的第一输入端相连，所述第一比较电路的第二输入端与所述参考电压相连；所述第二振荡单元包括第二比较电路、第二充/放电控制电路和第二电容，所述第二电容的一端与电压源相连，所述第二电容的另一端与第二比较电路的第一输入端相连，所述第二比较电路的第二输入端与所述参考电压相连。基于所述第一参考电流对第一振荡单元中的第一电容进行充电，第一比较电路在第一电容另一端的电压小于或等于所述参考电压时，通知第一充/放电控制电路开始放电和第二充/放电控制电路开始充电；基于所述第二参考电流IREF2对第二振荡单元的第二电容进行充电，第二比较电路在第二电容另一端的电压小于或等于所述参考电压时，通知第二充/放电控制电路开始放电和第一充/放电控制电路开始充电。进一步的，所述第一MOS管、第二MOS管和第三MOS管均为NMOS晶体管，所述第一MOS管、第二MOS管和第三MOS管的第一连接端为NMOS晶体管的漏极，所述第一MOS管、第二MOS管和第三MOS管的第二连接端为NMOS晶体管的源极，所述第一MOS管、第二MOS管和第三MOS的控制端为NMOS晶体管的栅极。进一步的，所述第一参考电流和第二参考电流相等。进一步的，所述第一充/放电控制电路包括第四MOS管和第五MOS管，其中，第四MOS管的第一连接端与电压源相连，其第二连接端与第五MOS管的第一连接端相连，第五MOS管的第二连接端与所述第一参考电流相连，第四MOS管和第五MOS管之间的连接节点与所述第一电容的另一端相连，当所述第一充/放电控制电路被通知放电时，第四MOS管导通且第五MOS管关断；当所述第一充/放电控制电路被通知充电时，第四MOS管关断且第五MOS管导通，此时第一参考电流通过第五MOS管对第一电容充电。所述第二充/放电控制电路包括第六MOS管和第七MOS管，其中，第六MOS管的第一连接端与电压源相连，其第二连接端与第七MOS管的第一连接端相连，第七MOS管的第二连接端与所述第二参考电流相连，第六MOS管和第七MOS管之间的连接节点与所述第二电容的另一端相连，当所述第二充/放电控制电路被通知放电时，第六MOS管导通且第七MOS管关断；当所述第二充/放电控制电路被通知充电时，第六MOS管关断且第七MOS管导通，此时，第二参考电流通过第七MOS管给第二电容充电。进一步的，所述第四MOS管和第六MOS管为PMOS晶体管，所述第四MOS管和第六MOS管的第一连接端为PMOS晶体管的源极，所述第四MOS管和第六MOS管的第二连接端为PMOS晶体管的漏极；所述第五MOS管和第七MOS管为NMOS晶体管，所述第五MOS管和第七MOS管的第一连接端为NMOS晶体管的漏极，所述第五MOS管和第七MOS管的第二连接端为NMOS晶体管的源极。进一步的，第一比较电路的第一输入端和第二输入端分别为第一比较电路的正向输入端和反向输入端；第二比较电路的第一输入端和第二输入端分别为第二比较电路的正向输入端和反向输入端，所述第一振荡单元和第二振荡单元共享一逻辑电路，所述逻辑电路包括第一反相器、第二反相器、第一或非门和第二或非门，其中，第一反相器的输入端与第一比较电路的输出端相连，第一反相器的输出端与第一或非门的一输入端相连，第一或非门的另一输入端与第二或非门的输出端相连，第一或非门的输出端与第四MOS管和第五MOS管的栅极相连；第二反相器的输入端与第二比较电路的输出端相连，第二反相器的输出端与第二或非门的一输入端相连，第二或非门的另一输入端与第一或非门的输出端相连，第二或非门的输出端与第六MOS管MP2和第七MOS管的栅极相连。进一步的，由所述参考电压/电流产生电路得到以下关系式:其中，IREF1为第一参考电流的电流值，IREF2为第二参考电流的电流值，VDD为电压源的电压值，RSET为第一电阻的电阻值，M是第二MOS管与第一MOS管的比值，或M为第三MOS管与第一MOS管的比值。由于VDD上升速度大于VBN上升速度，所以随着VDD的上升，第一参考电流和第二参考电流也会增加。进一步的，由所述振荡器电路得到以下公式：其中，Freq为所述振荡器电路的输出频率，C1为第一电容的电容值，IREF1为第一参考电流的电流值，IREF2为第二参考电流的电流值，VDD为电压源的电压值，RSET为第一电阻的电阻值，M是第二MOS管与第一MOS管的比值，M也是第三MOS管与第一MOS管的比值，可见，输出频率Freq与M，C1和RSET有关，而与VDD无关。与现有技术相比，本专利技术不需要用到Bandgap和BIAS电路，其采用包括一个电阻和三个晶体管的参考电压/电流产生电路，就可以产生参考电压VBN、参考电流IREF1和IREF2，从而以比较小的面积和功耗实现频率不随电源电压变化而变化的振荡器。【附图说明】为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易本文档来自技高网...

【技术保护点】
一种振荡器，其特征在于，其包括：参考电压/电流产生电路，以及振荡器电路，所述参考电压/电流产生电路包括第一MOS管、第二MOS管、第三MOS管和第一电阻，第一电阻连接于电压源和第一MOS管的第一连接端之间，第一MOS管的第二连接端接地，第一MOS管的控制端与第一MOS管的第一连接端相连；第二MOS管的控制端与第一MOS管的控制端相连，第二MOS管的第二连接端接地；第三MOS管的控制端与第一MOS管的控制端相连，第三MOS管的第二连接端接地，其中，第一MOS管的控制端的电压为参考电压，第二MOS管的第一连接端的电流为第一参考电流，第三MOS管的第一连接端的电流为第二参考电流，所述振荡器电路包括第一振荡单元和第二振荡单元，所述第一振荡单元包括第一比较电路、第一充/放电控制电路和第一电容，所述第一电容的一端与电压源相连，所述第一电容的另一端与第一比较电路的第一输入端相连，所述第一比较电路的第二输入端与所述参考电压相连；所述第二振荡单元包括第二比较电路、第二充/放电控制电路和第二电容，所述第二电容的一端与电压源相连，所述第二电容的另一端与第二比较电路的第一输入端相连，所述第二比较电路的第二输入端与所述参考电压相连，基于所述第一参考电流对第一振荡单元中的第一电容进行充电，第一比较电路在第一电容另一端的电压小于或等于所述参考电压时，通知第一充/放电控制电路开始放电和第二充/放电控制电路开始充电；基于所述第二参考电流IREF2对第二振荡单元的第二电容进行充电，第二比较电路在第二电容另一端的电压小于或等于所述参考电压时，通知第二充/放电控制电路开始放电和第一充/放电控制电路开始充电。...

【技术特征摘要】
1.一种振荡器，其特征在于，其包括：参考电压/电流产生电路，以及振荡器电路，所述参考电压/电流产生电路包括第一MOS管、第二MOS管、第三MOS管和第一电阻，第一电阻连接于电压源和第一MOS管的第一连接端之间，第一MOS管的第二连接端接地，第一MOS管的控制端与第一MOS管的第一连接端相连；第二MOS管的控制端与第一MOS管的控制端相连，第二MOS管的第二连接端接地；第三MOS管的控制端与第一MOS管的控制端相连，第三MOS管的第二连接端接地，其中，第一MOS管的控制端的电压为参考电压，第二MOS管的第一连接端的电流为第一参考电流，第三MOS管的第一连接端的电流为第二参考电流，所述振荡器电路包括第一振荡单元和第二振荡单元，所述第一振荡单元包括第一比较电路、第一充/放电控制电路和第一电容，所述第一电容的一端与电压源相连，所述第一电容的另一端与第一比较电路的第一输入端相连，所述第一比较电路的第二输入端与所述参考电压相连；所述第二振荡单元包括第二比较电路、第二充/放电控制电路和第二电容，所述第二电容的一端与电压源相连，所述第二电容的另一端与第二比较电路的第一输入端相连，所述第二比较电路的第二输入端与所述参考电压相连，基于所述第一参考电流对第一振荡单元中的第一电容进行充电，第一比较电路在第一电容另一端的电压小于或等于所述参考电压时，通知第一充/放电控制电路开始放电和第二充/放电控制电路开始充电；基于所述第二参考电流IREF2对第二振荡单元的第二电容进行充电，第二比较电路在第二电容另一端的电压小于或等于所述参考电压时，通知第二充/放电控制电路开始放电和第一充/放电控制电路开始充电。2.根据权利要求1所述的振荡器，其特征在于，所述第一MOS管、第二MOS管和第三MOS管均为NMOS晶体管，所述第一MOS管、第二MOS管和第三MOS管的第一连接端为NMOS晶体管的漏极，所述第一MOS管、第二MOS管和第三MOS管的第二连接端为NMOS晶体管的源极，所述第一MOS管、第二MOS管和第三MOS的控制端为NMOS晶体管的栅极。3.根据权利要求2所述的振荡器，其特征在于，所述第一参考电流和第二参考电流相等。4.根据权利要求1所述的振荡器，其特征在于，所述第一充/放电控制电路包括第四MOS管和第五MOS管，其中，第四MOS管的第一连接端与电压源相连，其第二连接端与第五MOS管的第一连接端相连，第五MOS管的第二连接端与所述第一参考电流相连，第四MOS管和第五MOS管之间的连接节点与所述第一电容的另一端相连，当所述第一充/放电控制电路被通知放电时，第四MOS管导通且第五MOS管关断；当所述第一充/放电控制电路被通知充电时，第四MOS管关断且第五MOS管导通，此时第一参考电流通过第五MOS管对第一电容充电，所述第二充/放电控制电路包括第六MOS管和第七MOS管，其中，第六MOS管的第一连接端与电压源相连，其第二连接端与第七MOS管的第一连接端相连，第七MOS管的第二连接端与所述第二参...

【专利技术属性】
技术研发人员：陆敏，
申请(专利权)人：合肥灿芯科技有限公司，
类型：发明
国别省市：安徽,34