一种修调电路制造技术

本申请提供了一种修调电路包括：多个修调压点和一个或多个熔丝，其中，多个修调压点中至少存在一个第一修调压点，所述第一修调压点的部分电路与部分保护环的顶层金属层重合；所述保护环位于芯片和划片槽之间，包括从底层到顶层的所有金属层；所述划片槽为两个芯片之间保留的空隙；所述修调压点通过所述熔丝连接至其他修调压点或保护环，所述熔丝位于所述保护环内部，采用本申请的方案，既保证了修调电路的布局需求，又可以降低修调电路占用的芯片保护环内部的面积，有效地降低了芯片的面积和成本。

Trimming circuit

The invention provides a trimming circuit includes a plurality of trimming pressure point and one or a plurality of fuses, wherein a plurality of trimming pressure points in the presence of at least one first trimming pressure point, the first part of the circuit part and trimming the top metal layer protection ring contact pressure point; the guard ring is located between the chip and the scribing groove, including from the bottom to the top of all the metal layer; the scribing groove for gap retained between two chips; the repair point surge through the fuse is connected to other trimming or pressure protection ring, the fuse is located on the protective ring using this application, the scheme can ensure the layout needs trimming circuit, but also can reduce the trimming circuit protection ring inside the occupied chip area, effectively reduce the chip area and cost.

【技术实现步骤摘要】
一种修调电路
本申请涉及电路设计
，特别涉及一种修调电路。
技术介绍
随着集成电路工艺和涉及技术的发展，电路性能要求也越来越高，以便满足广泛的应用需求。但是，电路性能总是会受到半导体制造工艺的影响，出现电流镜失配、电阻绝对偏差、电阻的温度系数、电阻电容失配、晶体管失配等问题，存在于芯片与芯片之前、晶圆与晶圆之间以及批次和批次之间，无法通过仿真软件进行有效的模拟和预测，但是可以通过修调技术对电路结构和电学参数进行调整，从而满足不同的应用需求。修调电路广泛用于高精度模拟电路中，通过在晶圆制造完成后，在进行晶圆测试时，通过修调可以提高模拟电路的精度。一种流行的修调电路采用多晶硅或者金属作为熔丝。如图1所示，传统的多晶硅修调电路一般由修调压点(TrimmingPAD)和熔丝(Fuse)构成，位于芯片保护环(SealRing(保护环)是介于芯片和划片槽(scribleline)之间的(保护)环)内部。两个修调压点之间的图形为熔丝，熔丝一般是两端宽，中间窄，当在两个修调压点之间加修调电压时(一般通过探针接触修调压点来实现加电压)，熔丝中间部分较两端窄，比较容易被熔断。当与熔丝连接的修调压点被加压时，所述加压的电信号会通过熔丝传递至与其连接的其他修调压点，同时熔断该熔丝，从而实现修调。现有的修调电路大多位于芯片保护环内部，占用了芯片保护环内部的面积。
技术实现思路
本申请实施例提出了一种修调电路，用以克服现有的修调电路存在的不足。本申请实施例提供了一种修调电路，包括：多个修调压点和一个或多个熔丝，其中，多个修调压点中至少存在一个第一修调压点，所述第一修调压点的部分电路与部分保护环的顶层金属层重合；所述保护环位于芯片和划片槽之间，包括从底层到顶层的所有金属层；所述划片槽为两个芯片之间保留的空隙；所述修调压点通过所述熔丝连接至其他修调压点或保护环，所述熔丝位于所述保护环内部。本申请实施例提供的修调电路包括：多个修调压点和一个或多个熔丝，由于多个修调压点中至少存在一个第一修调压点，所述第一修调压点的部分电路与部分保护环的顶层金属层重合；所述保护环位于芯片和划片槽之间，包括从底层到顶层的所有金属层；所述划片槽为两个芯片之间保留的空隙；所述修调压点通过所述熔丝连接至其他修调压点或保护环，所述熔丝位于所述保护环内部，可以有效降低修调电路占用的芯片保护环内部的面积，既保证了修调电路的布局需求，又有效地降低了芯片的面积和成本。附图说明下面将参照附图描述本申请的具体实施例，图1为现有的修调电路的结构实例图；图2为本申请实施例提供的修调电路的结构示意图一，其中，PAD1为第一修调压点，PAD2、PAD3和PAD4为三个其他修调压点，Fuse1、Fuse2和Fuse3为三个熔丝；图3为本申请实施例提供的修调电路的结构示意图二，其中，PAD1为第一修调压点，PAD2为第二修调压点，PAD3为第三修调压点，PAD4为第四修调压点，Fuse1为第一熔丝，、Fuse2为第二熔丝Fuse3为第三熔丝。具体实施方式为了使本申请的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。并且在不冲突的情况下，本说明书中的实施例及实施例中的特征可以互相结合。图2为本申请实施例提供的修调电路的结构示意图一，图3为本申请实施例提供的修调电路的结构示意图二。如图2和图3所示，本申请实施例中提供的修调电路可以包括：多个修调压点和一个或多个熔丝，其中，多个修调压点中至少存在一个第一修调压点，所述第一修调压点的部分电路与部分保护环的顶层金属层重合；所述保护环位于芯片和划片槽之间，包括从底层到顶层的所有金属层；所述划片槽为两个芯片之间保留的空隙；所述修调压点通过所述熔丝连接至其他修调压点或保护环，所述熔丝位于所述保护环内部。具体实施中，修调压点的个数与熔丝个数、修调电路的布局设计有关。熔丝个数可以为一个或者多个，由设计精度需求决定。例如，对高精度电路来说，熔丝的数量越多可以修调得越精确，电路精度越高。本领域技术人员可以依据实际的电路设计需求确定熔丝和修调压点的数量。具体的，根据实际情况，部分电路与部分保护环的顶层金属层重合的第一修调压点的数量可以为一个或者多个。由于保护环包括从底层到顶层的所有金属层，而一般修调压点由顶层金属构成，因此可以将保护环和第一修调压点进行部分重叠复用，从而既保证了修调电路的布局需求，又有效地降低了芯片的面积和成本。实施中，所述第一修调压点的另一部分电路可以位于划片槽的上表面。具体实施中，所述第一修调压点除了与部分保护环的顶层金属层重合的部分电路为另一部电路，所述第一修调压点的另一部分电路可以位于划片槽的上表面。实施中，所述修调压点通过第四熔丝连接至第五修调压点，通过第五熔丝连接至保护环，所述第一修调压点通过第六熔丝连接至第六修调压点；所述修调压点被加压，所述第四熔丝将所述加压的电信号传递至所述第五修调压点并熔断，所述第五熔丝将所述加压的电信号传递至所述保护环并熔断；所述保护环将所述加压的电信号传递至所述第一修调压点，所述第六熔丝将所述加压的电信号传递至所述第六修调压点并熔断；或者，所述第一修调压点被加压，所述第六熔丝将所述加压的电信号传递至所述第六修调压点并熔断，所述第五熔丝将所述加压的电信号从所述保护环传递至所述修调压点并熔断，所述第四熔丝将所述加压的电信号传递至所述第五修调压点并熔断。具体实施中，当所述修调压点通过两个或两个以上的熔丝分别连接至保护环和其他修调压点时，基于所述修调压点通过熔丝、保护环与所述第一修调压点的连接关系，不论第一修调压点或所述修调压点被加压，都可以通过保护环和所述熔丝将加压的电信号在所述修调压点和所述第一修调压点之间进行电传递，从而实现只对一个修调压点加压就可以熔断多个熔丝，进行电路修调的效果。基于上述方案，本领域技术人员可以根据修调电路的设计需求，利用第一修调压点的特点，对修调电路进行合理设计，实现只对一个修调压点加压就可以熔断多个熔丝，进行电路修调的效果。实施中，所述修调压点的数量可以为M，所述熔丝的数量可以为N，M＝N+Δ，其中，M和N均为自然数，Δ为不小于1的自然数。如上所述，具体实施中，本领域技术人员可以依据实际电路设计的精度需求或修调电路布局特点来确定熔丝和修调压点的数量。实施中，M＝4，N＝3，Δ＝1。如图2和图3所示，熔丝的数量可以为3个，修调压点的数量可以为4个，熔丝和修调压点的数量相差个数为1。实际应用中，熔丝和修调压点的数量相差个数也可以大于1，这里仅做示例性说明，不作具体限定。如图2所示，所述修调电路可以包括：一个所述第一修调压点和三个其他修调压点；所述其他修调压点位于所述保护环内，与所述第一修调压点呈一字排列，每两个相邻的修调压点通过所述熔丝连接。第一修调压点PAD1的部分电路与部分保护环的顶层金属层重合，另一部分电路位于划片槽的上表面，其他修调压点PAD2、PAD3和PAD4位于保护环内部，与PAD1一字排列分布，相邻的PAD1与PAD2通过Fuse1连接，相邻的PAD2与PAD3通过Fuse2连接，相邻的PAD3与PAD4通过Fuse3连接。如图3所示，实施中，所述修调电路本文档来自技高网...

【技术保护点】
一种修调电路，其特征在于，包括：多个修调压点和一个或多个熔丝，其中，多个修调压点中至少存在一个第一修调压点，所述第一修调压点的部分电路与部分保护环的顶层金属层重合；所述保护环位于芯片和划片槽之间，包括从底层到顶层的所有金属层；所述划片槽为两个芯片之间保留的空隙；所述修调压点通过所述熔丝连接至其他修调压点或保护环，所述熔丝位于所述保护环内部。

【技术特征摘要】
1.一种修调电路，其特征在于，包括：多个修调压点和一个或多个熔丝，其中，多个修调压点中至少存在一个第一修调压点，所述第一修调压点的部分电路与部分保护环的顶层金属层重合；所述保护环位于芯片和划片槽之间，包括从底层到顶层的所有金属层；所述划片槽为两个芯片之间保留的空隙；所述修调压点通过所述熔丝连接至其他修调压点或保护环，所述熔丝位于所述保护环内部。2.如权利要求1所述的修调电路，其特征在于，所述第一修调压点的另一部分电路位于划片槽的上表面。3.如权利要求1所述的修调电路，其特征在于，所述修调压点通过第四熔丝连接至第五修调压点，通过第五熔丝连接至保护环，所述第一修调压点通过第六熔丝连接至第六修调压点；所述修调压点被加压，所述第四熔丝将所述加压的电信号传递至所述第五修调压点并熔断，所述第五熔丝将所述加压的电信号传递至所述保护环并熔断；所述保护环将所述加压的电信号传递至所述第一修调压点，所述第六熔丝将所述加压的电信号传递至所述第六修调压点并熔断；或者，所述第一修调压点被加压，所述第六熔丝将所述加压的电信号传递至所述第六修调压点并熔断，所述第五熔丝将所述加压的电信号从所述保护环传递至所述修调压点并熔断，所述第四熔丝将所述加压的电信号传递至所述第五修调压点并熔断。4.如权利要求1所述的修调电路，其特征在于，所述修调压...

【专利技术属性】
技术研发人员：王钊，
申请(专利权)人：南京中感微电子有限公司，
类型：发明
国别省市：江苏,32