Disclosed herein is a chip package comprising at least one integrated circuit grain. The at least one integrated circuit die comprises a base portion, having an inner surface located between a front side and a back side; in the front of the electrical interconnection portions; the electrical interconnection portions on the upper surface of the at least one first connecting terminal; at the back side of the substrate on the at least a second connecting terminal; electrically connected to the at least one first connecting terminal and the at least one second connecting terminal at least one connection line; a chip selection terminal is located between the inner surface of the base plate part and the electrical interconnection portions of the upper surface; and a chip select line. The wafer selection line is connected to the chip select terminal and the at least one first connection terminal and one of the at least second connection terminals. The wafer selection line includes at least one of the at least one of the at least one connecting line, and the tilt portion is tilted relative to the rear side of the substrate portion.
【技术实现步骤摘要】
一种具有倾斜贯穿硅通道的晶片封装及其制备方法
本专利技术涉及一种晶片封装及其制备方法,包含具有倾斜贯穿硅通道的至少一集成电路晶粒。
技术介绍
晶片堆叠技术可使两个晶片紧密在一起,因而使得该两晶片之间的数据传输更快速并且消耗较少电力。将存储器晶片堆叠在一起,可以得到具有大储存容量的存储器模块。除了堆叠两个相同晶片之外,亦可将具有不同功能的两个晶片堆叠在一起而实现不同的功能。在存储器晶片堆叠中,各个存储器晶片具有晶片选择(chipselection,CS)终端,其用于启动该存储器晶片。例如,DRAM晶片可具有列位址选通(rowaddressstrobe,RAS)作为晶片选择终端。当在存储器晶片堆叠中的晶片的晶片选择终端施加信号时,可存取该晶片,而无法存取其他晶片。在现有技术中,施加在存储器晶片堆叠的晶片选择终端的信号经由导线传递,而形成此等导线需要额外的制程;当产品朝向精细间距(fine-pitch)发展时,此等额外导线会增加信号导线短路的风险。再者,长线路亦会占据较多空间而造成信号传递延迟,并且造成大的晶片封装。上文的「现有技术」说明仅是提供
技术介绍
,并未承认上文的「现有技术」说明公开本公开的标的,不构成本公开的现有技术,且上文的「现有技术」的任何说明均不应作为本案的任一部分。
技术实现思路
本专利技术的一实施例提供一种晶片封装,包括至少一集成电路晶粒。在一些实施例中,该至少一集成电路晶粒包括:一基板部,具有位于一前侧与一背侧之间的一内面;位于该前侧上的一电互连部;位于该电互连部的上表面上的至少一第一连接终端;位于该基板部的该背侧上的至少一第二连接终端;至少一连 ...
【技术保护点】
一种晶片封装,包括至少一集成电路晶粒,其特征在于,该至少一集成电路晶粒包括:一基板部,具有位于一前侧与一背侧之间的一内面;一电互连部,位于该前侧上;至少一第一连接终端,位于该电互连部的一上表面上;至少一第二连接终端,位于该基板部的该背侧上;至少一连接线,电连接该至少一第一连接终端与该至少一第二连接终端;一晶片选择终端,位于该基板部的该内面与该电互连部的该上表面之间;以及一晶片选择线,连接至该晶片选择终端以及该至少一第二连接终端与该至少一第一连接终端其中之一;其中该晶片选择线与该至少一连接线至少其中之一包括一倾斜部,该倾斜部相对于该基板部的该背侧倾斜。
【技术特征摘要】
2016.03.11 US 15/068,2061.一种晶片封装,包括至少一集成电路晶粒,其特征在于,该至少一集成电路晶粒包括:一基板部,具有位于一前侧与一背侧之间的一内面;一电互连部,位于该前侧上;至少一第一连接终端,位于该电互连部的一上表面上;至少一第二连接终端,位于该基板部的该背侧上;至少一连接线,电连接该至少一第一连接终端与该至少一第二连接终端;一晶片选择终端,位于该基板部的该内面与该电互连部的该上表面之间;以及一晶片选择线,连接至该晶片选择终端以及该至少一第二连接终端与该至少一第一连接终端其中之一;其中该晶片选择线与该至少一连接线至少其中之一包括一倾斜部,该倾斜部相对于该基板部的该背侧倾斜。2.如权利要求1所述的晶片封装,其中该倾斜部是位于该基板部中,以及该晶片选择线另包括一垂直部,该垂直部位于该电互连部中。3.如权利要求1所述的晶片封装,其中该晶片选择线包括该倾斜部,以及该至少一连接线包括一垂直部,该垂直部垂直于该基板部的该背侧。4.如权利要求1所述的晶片封装,其中该至少一连接线包括该倾斜部,以及该晶片选择线包括一垂直部及一横部,该垂直部位该基板部中,该横部连接至该垂直部。5.如权利要求1所述的晶片封装,其中该至少一连接线包括第一倾斜角度的一第一倾斜部,以及该晶片选择线包括第二倾斜角度的一第二倾斜部,并且该第一倾斜角度不同于该第二倾斜角度,该第一倾斜角度及该第二倾斜角度是相对于该基板部的该背侧。6.如权利要求1所述的晶片封装,其中该至少一连接线包括第一倾斜角度的一第一倾斜部,以及该晶片选择线包括第二倾斜角度的一第二倾斜部,该第一倾斜角度及该第二倾斜角度是相对于该基板部的该背侧,并且该第一倾斜角度是与该第二倾斜角度实质相同。7.如权利要求1所述的晶片封装,其中该至少一连接线包含一垂直部,该垂直部位于该电互连部中。8.如权利要求1所述的晶片封装,其中该至少一连接线电连接的该第一连接终端并非位于电连接的该第二连接终端的正上方。9.如权利要求1所述的晶片封装,其中该晶片选择终端是位于该电互连部中。10.如权利要求...
【专利技术属性】
技术研发人员:林柏均,
申请(专利权)人:南亚科技股份有限公司,
类型:发明
国别省市:中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。