一种适合表面贴装工艺的压阻式压力传感器及其制造方法技术

本发明专利技术涉及一种适合表面贴装工艺的压阻式压力传感器及其制造方法。使用的晶圆结构包括衬底半导体材料和顶层半导体材料及绝缘层，在衬底半导体材料内与绝缘层界面位置设有空腔；顶层半导体材料和衬底半导体材料为反相掺杂；衬底半导体材料上设有电隔离沟槽；被电隔离沟槽包围的衬底半导体材料形成有电接触孔，电接触孔内重掺杂、沉积金属，形成电通道及金属引脚；在顶层半导体材料上形成有压力传感器的压阻条、电学引线区及电学连接孔；电学引线区与部分压阻条及电隔离沟槽包围的衬底半导体材料重合；电连接孔在电学引线区和衬底半导体材料的重合区域内；在电学连接孔内沉积导电层形成电连接通道。本发明专利技术的压阻式压力传感器便于后续与相应控制电路(IC)实现三维(3D)封装，成本低。

Piezoresistive type pressure sensor suitable for surface mount technology and manufacturing method thereof

The invention relates to a piezoresistive pressure sensor suitable for surface mount technology and a manufacturing method thereof. The wafer structure includes a substrate of semiconductor material and semiconductor material layer and the insulating layer, and the insulating layer is provided with a cavity interface position in the substrate of a semiconductor material; the top semiconductor materials and semiconductor materials as substrate RP doped semiconductor material is arranged on the substrate; the electrical isolation trench is a substrate of a semiconductor material; electrical isolation trenches are formed surrounded by electrical contact holes. Electrical contact hole doping, heavy metal deposition, the formation of electric channel and a metal pin; a pressure sensor, piezoresistive electrical lead area and electrical connection holes are formed in a top semiconductor material; electrical connection area and part of a piezoresistive semiconductor material substrate and electrical isolation trenches surrounded by overlap; electrical connection holes in electrical wire contact area and a substrate of a semiconductor material; electrical connection hole depositing a conductive layer is electrically connected to the channel. The piezoresistive pressure sensor of the invention is convenient for subsequent and corresponding control circuit (IC) to realize three-dimensional (3D) packaging, and the cost is low.

【技术实现步骤摘要】
一种适合表面贴装工艺的压阻式压力传感器及其制造方法
本专利技术涉及传感器
，具体涉及一种适合表面贴装工艺的压阻式压力传感器及其制造方法。
技术介绍
随着物联网等行业的兴起，MEMS(MicroelectroMechanicalSystems，微机电系统)传感器由于其体积小，功耗低，重量轻，响应快等优点，有着巨大的应用前景。尤其是MEMS压力传感器，在汽车电子、消费类产品、工业控制等领域有巨大的应用。目前，MEMS传感器需要和相应的控制IC一起使用，实现具体的功能，将MEMS传感器和相应控制IC封装在一个封装模块中，目前有两种方式：(1)将MEMS传感器和相应控制IC并列放在一个封装基底上，通过引线键合实现MEMS传感器和相应控制IC以及与封装模块引脚的电连接；(2)通过倒装焊形式的三维(3D)封装，以堆叠方式将MEMS传感器和相应控制IC封装在一个模块中。与通过引线键合方式比，倒装焊形式的3D封装的电连接可靠性更高，封装结构面积更小。一般加工的半导体器件及MEMS传感器，其金属引脚(Pad)一般在器件表面，为了方便实现MEMS传感器倒装焊形式的3D封装，业界的办法一般是通过硅通孔(TSV)技术，形成器件表面的金属引脚(Pad)与器件底部的电通道，将金属引脚放在器件的底部，以便实现器件和封装基底或者其它器件之间的电连接。但传统的TSV技术一般需要在通孔中电镀铜，以形成电通道，但电镀铜后，后续工艺就不能进行高温工艺(≤500℃)，限制了后续器件加工的工艺可选择性及工艺先后顺序的灵活性，造成后续加工的困难。此外电镀铜后，由于铜和半导体材料热膨胀系数的不匹配，会产生残余应力，影响器件性能；而且电镀铜工艺和传统的CMOS工艺不兼容。也有一些通过在晶圆上形成电隔离沟槽，用电隔离沟槽包围的晶圆材料作为电通道，将电信号引到器件底部，但一般都是需要使用两个晶圆，分别加工，通过键合方式实现，工艺复杂，加工成本高，而且晶圆厚度比较厚，由于目前加工工艺深宽比一般最大可以做到20∶1，形成贯穿晶圆的电隔离沟槽比较困难，一般都没有开通孔，而是通过减薄暴露电通道，减薄时由于器件已经做好，为了保护减薄过程中器件不受损伤，还需要临时键合，增加器件加工成本。相关技术的公开文献有：1、《Designandrealizeof3DintegrationofpressuresensorssystemwiththroughsiliconVia(TSV)approach》(基于硅通孔技术技术的压力传感器系统的3维集成的设计及制作)2011美国电气电子工程师学会(IEEE)电子封装及高密度封装国际会议(2011InternationalConferenceonElectronicsPackagingTechnology&HighDensityPackaging2011IEEE)上公开了该文章；该文公开了通过首先形成压力传感器(功能芯片)，然后在压力传感的金属引脚(Pad)上通过TSV技术在晶圆底部加工深孔。由于晶圆很厚，深孔贯穿整个晶圆加工比较困难，孔没有贯通整个晶圆，后续通过硅-玻璃临时键合，在采用机械化学研磨(CMP)晶圆底部，露出孔，然后在孔壁进行电绝缘处理，而后电镀铜，然后形成芯片底部的金属引脚(Pad)，将压力传感器的电信号端引到芯片底部。该文献公开的方案是通过TSV技术实现芯片的在晶圆级就可以将半导体器件的电信号引到芯片底部，便于后续3D封装。但由于采用的TSV技术需要电镀铜，从而导致后续工艺不能在高温下(≤500℃)进行；而且由于铜和半导体材料热膨胀系数不同，会产生残余应力，影响半导体器件的性能和可靠性；此外，电镀铜工艺和传统的CMOS工艺不兼容。为了避免刻穿晶圆，后续采用机械研磨暴露孔，需要临时键合，工艺繁琐，增加加工成本。2、《IntegrationofanewthroughsiliconViaConceptinamicroelectronicpressuresensor》(新的硅通孔技术在微电子压力传感器集成中的应用)美国电气电子工程师学会(IEEE)第14届微电子及微系统热、机械及多物理场模拟与实验国际会议(14thInternationalConferenceonThermal，mechanicalandMulti-PhysicsSimulationandExperimentsinMicroelectronicsandMicrosystems，EuroSimE20132013IEEE.)上公开了该文章；该文公开了一种基于普通晶圆通过TSV技术在晶圆底部形成电隔离沟槽，然后在电隔离沟槽包围的硅材料上形成金属引脚(Pad)，形成相应的电通道，将已经加工好的压力传感器的电信号引出到压力传感器芯片的底部，便于后续实现3D封装。该文献公开的方案是采用TSV技术形成电隔离沟槽，然后通过电隔离沟槽包围的硅材料作为电通道，将压力传感器的电信号引到芯片底部，可以在晶圆级实现电连接结构制作，也不需要电镀铜工艺，但由于先做好了器件的金属引脚(Pad)，使得后续的加工工艺不能再高温下(≤500℃)进行，限制了后续加工工艺的可选择性及器件加工工艺先后顺序的灵活性，增加加工难度及成本。3、专利号为US20150270206A1的美国专利如图1所示，该专利利用已经加工好的压力传感器104，在封装阶段，通过TSV技术形成通孔126，在通孔126中电镀铜，在压力传感器的晶圆上形成相应的电通道，将压力传感器电信号引到器件底部，并形成金属焊点108和控制IC102连接，实现电信号的相互通讯，完成压力传感器104的3D封装。此专利申请中，利用加工好的压力传感器，在封装阶段，通过TSV技术形成通孔，在通孔中电镀金属形成电通道，将压力传感器电信号引到器件底部，完成压力传感器和控制IC的3D封装。但该方法没有实现在晶圆级完成方便3D封装的压力传感器的加工；此外，在封装阶段通过TSV技术加工通孔，在通孔中电镀金属，也会由于金属和半导体材料热膨胀系数不匹配，产生残余应力，影响器件性能。
技术实现思路
本专利技术解决的技术问题之一在于提供一种适合表面贴装工艺的压阻式压力传感器；解决上述现有技术存在的缺陷。本专利技术解决的技术问题之二在于提供一种适合表面贴装工艺的压阻式压力传感器的制造方法；加工简单，成本低，与传统CMOS工艺兼容，形成电通道后，器件加工工艺仍可以在高温下(＞500℃)进行，加工工艺先后顺序灵活，并且可以避免产生残余应力对器件性能的影响。本专利技术解决上述技术问题之一的技术方案是：所述的传感器包括衬底半导体材料、绝缘层以及顶层半导体材料；其特征在于：在衬底半导体材料内与绝缘层界面位置设有空腔；顶层半导体材料和衬底半导体材料为反相掺杂，即顶层半导体材料为N型掺杂，则衬底半导体材料为P型掺杂；顶层半导体材料为P型掺杂时，则衬底半导体材料为N型掺杂；衬底半导体材料上设有电隔离沟槽；顶层半导体材料和衬底半导体材料外表设有绝缘层；被电隔离沟槽包围的衬底半导体材料上形成有电接触孔，电接触孔内重掺杂；并形成金属引脚；在顶层半导体材料上形成有压力传感器的压阻条、电学引线区及电学连接孔；电学引线区和部分压阻条重合，也与电隔离沟槽包围的衬底半导体材料部分重合；所述的电连接孔通本文档来自技高网...

【技术保护点】
一种适合表面贴装工艺的压阻式压力传感器，所述的传感器包括衬底半导体材料、绝缘层以及顶层半导体材料；其特征在于：在衬底半导体材料内与绝缘层界面位置设有空腔；顶层半导体材料和衬底半导体材料为反相掺杂，即顶层半导体材料为N型掺杂，则衬底半导体材料为P型掺杂；顶层半导体材料为P型掺杂时，则衬底半导体材料为N型掺杂；衬底半导体材料上设有电隔离沟槽；顶层半导体材料和衬底半导体材料外表设有绝缘层；被电隔离沟槽包围的衬底半导体材料上形成有电接触孔，电接触孔内重掺杂；并形成金属引脚；在顶层半导体材料上形成有压力传感器的压阻条、电学引线区及电学连接孔；电学引线区和部分压阻条重合，也与电隔离沟槽包围的衬底半导体材料部分重合；所述的电连接孔通过绝缘层、顶层半导体材料及晶圆内的绝缘层，暴露出部分衬底半导体材料；并且位置在电学引线区和电隔离沟槽包围的衬底半导体材料部分的重合区域内；在电学连接孔内沉积导电层形成电连接通道；各电连接通道之间相互绝缘。

【技术特征摘要】
1.一种适合表面贴装工艺的压阻式压力传感器，所述的传感器包括衬底半导体材料、绝缘层以及顶层半导体材料；其特征在于：在衬底半导体材料内与绝缘层界面位置设有空腔；顶层半导体材料和衬底半导体材料为反相掺杂，即顶层半导体材料为N型掺杂，则衬底半导体材料为P型掺杂；顶层半导体材料为P型掺杂时，则衬底半导体材料为N型掺杂；衬底半导体材料上设有电隔离沟槽；顶层半导体材料和衬底半导体材料外表设有绝缘层；被电隔离沟槽包围的衬底半导体材料上形成有电接触孔，电接触孔内重掺杂；并形成金属引脚；在顶层半导体材料上形成有压力传感器的压阻条、电学引线区及电学连接孔；电学引线区和部分压阻条重合，也与电隔离沟槽包围的衬底半导体材料部分重合；所述的电连接孔通过绝缘层、顶层半导体材料及晶圆内的绝缘层，暴露出部分衬底半导体材料；并且位置在电学引线区和电隔离沟槽包围的衬底半导体材料部分的重合区域内；在电学连接孔内沉积导电层形成电连接通道；各电连接通道之间相互绝缘。2.根据权利要求1所述的压阻式压力传感器，其特征在于：所述的传感器可基于预制空腔绝缘衬底上的硅(Cavity-SOI)晶圆制作。3.根据权利要求1所述的压阻式压力传感器，其特征在于：所述的电隔离沟槽的形状可以为圆形环、长方形环、正方形环等任意环形形状；电隔离沟槽内可以全部填充、部分填充或者完全不填充绝缘层。4.根据权利要求2所述的压阻式压力传感器，其特征在于：所述的电隔离沟槽的形状可以为圆形环、长方形环、正方形环等任意环形形状；电隔离沟槽内可以全部填充、部分填充或者完全不填充绝缘层。5.根据权利要求1至4任一项所述的压阻式压力传感器，其特征在于：所述的电学连接孔的形状为圆形、方形等任何柱体形状。6.一种权利要求1-5任一项所述的压阻式压力传感器的制造方法，其特征在于：所述的方法包括以下步骤：S1、在晶圆的衬底半导体材料内形成电隔离沟槽，具体包括(a)：在晶圆的衬底半导体材料上生长一层硬掩膜层；(b)：图形化、刻蚀，刻穿硬掩膜层及衬底半导体材料，暴露出晶圆中的部分绝缘层，形成电隔离沟槽；所述晶圆包括衬底半导体材料、绝缘层以及顶层半导体材料，在衬底半导体材料内与绝缘层界面位置设有空腔；S2、去除S1中衬底硅表面的硬掩膜层，并在晶圆表面重新形成绝缘层、填堵电隔离沟槽；S3、在顶层半导体材料上形成压力传感器的压阻条：在顶层半导体材料上方的绝缘层图形化、轻掺杂、形成压力传感器的压阻条；压阻条的掺杂方式和顶层半导体材料掺杂方式相反；S4、顶层半导体材料重掺杂、形成电学引线区：在顶层半导体材料上方的绝缘层图形化、重掺杂，形成电学引线区域，组成压阻电桥；电学引线区和部分压阻条重合，也与电隔离沟槽包围的衬底半导体材料部分重合；电学引线区的掺杂方式与顶层半导体材料的掺杂方式相反；S5、形成电学连接孔：在顶层半导体材料上方的绝缘层图形化、刻蚀，刻穿绝缘层、顶层半导体材料及晶圆内的绝缘层，暴露出部分衬底半导体材料；电学连接孔的位置在电学引线区和电隔离沟槽包围的衬底半导体材料部分的重合区域内；S6、形成...

【专利技术属性】
技术研发人员：周志健，朱二辉，陈磊，杨力建，于洋，邝国华，
申请(专利权)人：广东合微集成电路技术有限公司，
类型：发明
国别省市：广东,44