具有双面细线重新分布层的封装基材制造技术

本发明专利技术公开了一种具有双面细线重新分布层的封装基材，包含中间重新分布层、顶部重新分布层和底部重新分布层。顶部重新分布层的顶表面适于至少一个芯片安装，底部重新分布层的底表面适于至少一个芯片安装。中间重新分布层的每个电路的线宽比顶部重新分布层或底部重新分布层的每个电路的线宽宽。顶部重新分布层的顶表面具有适于至少一个芯片安装的多个顶部金属垫，并且底部重新分布层的底表面具有适于至少一个芯片安装的多个底部金属垫，可以实现高密度的系统级封装(SIP)。旁边相邻的芯片，可以通过较短的电路路径相互沟通，并且顶部与底部相邻的芯片，也可以经过较短的电路路径相互沟通。

Packaging substrate with double sided thin wire redistribution layer

The present invention discloses a packaging substrate having a double sided fine redistribution layer comprising an intermediate redistribution layer, a top redistribution layer, and a bottom redistribution layer. The top surface of the top redistribution layer is adapted to at least one chip mount, and the bottom surface of the bottom redistribution layer is adapted to at least one chip mount. The middle of the redistribution layer for each circuit line width than at the top or bottom layer redistribution redistribution layer for each circuit line width. The top surface of the top redistribution layer is suitable for a plurality of top metal pad at least one chip installation, bottom surface and bottom redistribution layer is suitable for a plurality of metal pad at the bottom of at least one chip installed, the system can achieve high density package (SIP). The chips next to each other can communicate with each other through shorter circuit paths, and the chips on the top and bottom can communicate with each other through shorter circuit paths.

【技术实现步骤摘要】
具有双面细线重新分布层的封装基材
本专利技术涉及一种封装基材，特别涉及一种用于系统级封装(systeminpackage,SIP)的具有双面细线重新分布层(redistributionlayer,RDL)的封装基材。
技术介绍
如图1所示，现有技术的封装基材中，第一芯片501和第二芯片502被配置在中介层51的顶侧上；中介层51配置在封装基材52的顶侧上；封装基材52配置在系统板53的顶侧上。第一芯片501和第二芯片502之间的信号传递，需要经过一条较长的路径，如虚线55所示。参考图1，从芯片501到芯片502的信号传递路径，从中介层51、封装基材52、系统板53、回到封装基材52、中介层51，然后到达芯片502；这种现有技术的缺点是路径越长、信号越弱。长久以来，半导体电路研发人员，一直寻求相邻芯片之间的信号传递路径的缩短的研究，本专利技术便是解决此一问题的先驱。
技术实现思路
针对现有技术的上述不足，根据本专利技术的实施例，希望提供一种可以缩短相邻芯片之间的信号传递路径的具有双面细线重新分布层(redistributionlayer,RDL)的封装基材。根据实施例，本专利技术提供的一种具有双面细线重新分布层的封装基材，包括第一重新分布层、第二重新分布层和第三重新分布层，其中：第一重新分布层具有埋设在多个第一介电层中的第一电路；所述第一电路包括配置在所述第一重新分布层的顶侧上的多个第一上层金属垫和配置在所述第一重新分布层的底侧上的多个第一下层金属垫；所述第一下层金属垫的密度高于所述第一上层金属垫的密度；所述第一下层金属垫的底侧适于安装至少一个芯片；第二重新分布层配置在所述第一重新分布层的顶侧上，具有埋设在多个第二介电层中的第二电路；所述第二电路包括配置在所述第二重新分配层的顶侧上的多个第二上层金属垫和配置在所述第二重新分布层的底侧上的多个第二下层金属垫；所述第二电路通过多个第一纵向导通金属电性耦合到所述第一电路；第三重新分布层配置在所述第二重新分布层的顶侧上，具有埋设在多个第三介电层中的第三电路；所述第三电路通过多个第二纵向导通金属电性耦合到所述第二电路；所述第三电路包括配置在所述第三重新分布层的顶侧上的多个第三上层金属垫和配置在所述第三重新分布层的底侧上的多个第三下层金属垫；所述第三上层金属垫的密度高于所述第三下层金属垫的密度；所述第三上层金属垫的顶侧适于安装至少一个芯片；所述第二电路的每个电路的线宽比所述第一电路的每个电路的线宽宽；所述第二电路的每个电路的线宽比所述第三电路的每个电路的线宽宽。根据一个实施例，本专利技术前述具有双面细线重新分布层的封装基材中，每个第一上层金属垫通过相应的第一纵向导通金属电性耦合到相应的第二下层金属垫；每个第三下层金属垫通过相应的第二纵向导通金属电性耦合到相应的第二上层金属垫。根据一个实施例，本专利技术前述具有双面细线重新分布层的封装基材中，所述第二重新分布层具有延伸超出所述第一重新分布层或是所述第三重新分布层中的一个的侧边的延伸区域；以及暴露在第二重新分布层的延伸区域的顶侧上的至少一个连接金属垫。根据一个实施例，本专利技术前述具有双面细线重新分布层的封装基材中，还包括软性电路板，该软性电路板具有至少一个金属垫，适于电性耦合到暴露在第二重新分布层的延伸区域上的至少一个顶部金属垫。根据一个实施例，本专利技术前述具有双面细线重新分布层的封装基材中，所述第一介电层的最上层与所述第二介电层的最下层直接接触，所述第二介电层的最上层与所述第三介电层的最下层直接接触。根据实施例，本专利技术提供的一种具有双面细线重新分布层的封装基材的制作方法，包括如下步骤：制备暂时承载板，在所述暂时承载板的顶表面上设置释放层；并且在所述释放层的顶表面上设置基底介电层；在所述基底介电层的顶表面上形成第一重新分布层；所述第一重新分布层具有第一电路埋设于多层第一介电层中；在所述第一重新分布层的顶表面上形成第二重新分布层；所述第二重新分布层具有第二电路埋设于多层第二介电层中；在所述第二重新分布层的顶表面上形成第三重新分布层；所述第三重新分布层具有第三电路埋设于多层第三介电层中；所述第二电路的每个电路的线宽至少是所述第一电路的每个电路的线宽的两倍；并且所述第二电路的每个电路的线宽度是所述第三电路的每个电路的线宽度的至少两倍；以及所述第一介电层的最上层与所述第二介电层的最下层直接接触、所述第二介电层的最上层与所述第三介电层的最下层直接接触。根据一个实施例，本专利技术前述具有双面细线重新分布层的封装基材的制造方法，还包括如下步骤：从侧边蚀刻所述第三介电层的一部分，暴露所述第二重新分布层的顶表面，并且暴露所述第二重新分布层的顶表面上的至少一个金属垫。根据一个实施例，本专利技术前述具有双面细线重新分布层的封装基材的制造方法，还包括如下步骤：制备另一软性电路板，该软性电路板包括至少一个金属垫暴露在所述软性电路板一侧，适于电性耦合到暴露在所述第二重新分布层的所述延伸区域上的所述至少一个顶部金属垫。相对于现有技术，本专利技术具有中间重新分布层(middleRDL)的封装基材中，中间重新分布层(middleRDL)作为核心重新分布层(coreRDL)。中间重新分布层被顶部重新分布层(topRDL)和底部重新分布层(bottomRDL)夹在中间。顶部重新分布层的顶表面具有适于至少一个芯片安装的多个顶部金属垫，并且底部重新分布层的底表面具有适于至少一个芯片安装的多个底部金属垫，可以实现高密度的系统级封装(SIP)。旁边相邻的芯片，可以通过较短的电路路径相互沟通，并且顶部与底部相邻的芯片，也可以经过较短的电路路径相互沟通。另外，准备另一软性电路板，软性电路板上具有电路。软性电路板的电路具有第一端，电性耦合到核心重新分配层(coreRDL)电路，并且具有第二端，电性耦合到系统板(systemboard)或是其他的电子组件。附图说明图1是现有技术中一种封装基材的结构示意图。图2是根据本专利技术实施例的具有双面细线重新分布层的封装基材的结构示意图。图3A-3G是根据本专利技术实施例的具有双面细线重新分布层的封装基材的制程图。其中：200为封装基材；RDL1为第一重新分配层；10为第一电路；1U为第一上层金属垫；1L为第一下层金属垫；D10为第一介电层；201,202,203,204为芯片；RDL2为第二重新分布层；20为第二电路；2U为第二上层金属垫；2L为第二下层金属垫；D20为第二介电层；RDL3为第三重新分布层；30为第三电路；3U为第三上层金属垫；3L为第三下层金属垫；D30为第三介电层；1V为第一纵向导通金属；2V为第二纵向导通金属；24为连接金属垫；24E为延伸部；40为软性电路板；41为金属垫。具体实施方式下面结合附图和具体实施例，进一步阐述本专利技术。这些实施例应理解为仅用于说明本专利技术而不用于限制本专利技术的保护范围。在阅读了本专利技术记载的内容之后，本领域技术人员可以对本专利技术作各种改动或修改，这些等效变化和修改同样落入本专利技术权利要求所限定的范围。如图2所示，本专利技术的第一实施例提供的具有中间重新分布层RDL2的封装基材200。中间重新分布层RDL2夹在底部重新分布层RDL1和顶部重新分布层RDL3之间。底部重新分布层(第一重新分布层)RDL1系根据集成电路设计准则(ICdesi本文档来自技高网...

【技术保护点】
一种具有双面细线重新分布层的封装基材，包括第一重新分布层、第二重新分布层和第三重新分布层，其特征是，第一重新分布层具有埋设在多个第一介电层中的第一电路；所述第一电路包括配置在所述第一重新分布层的顶侧上的多个第一上层金属垫和配置在所述第一重新分布层的底侧上的多个第一下层金属垫；所述第一下层金属垫的密度高于所述第一上层金属垫的密度；所述第一下层金属垫的底侧适于安装至少一个芯片；第二重新分布层配置在所述第一重新分布层的顶侧上，具有埋设在多个第二介电层中的第二电路；所述第二电路包括配置在所述第二重新分配层的顶侧上的多个第二上层金属垫和配置在所述第二重新分布层的底侧上的多个第二下层金属垫；所述第二电路通过多个第一纵向导通金属电性耦合到所述第一电路；第三重新分布层配置在所述第二重新分布层的顶侧上，具有埋设在多个第三介电层中的第三电路；所述第三电路通过多个第二纵向导通金属电性耦合到所述第二电路；所述第三电路包括配置在所述第三重新分布层的顶侧上的多个第三上层金属垫和配置在所述第三重新分布层的底侧上的多个第三下层金属垫；所述第三上层金属垫的密度高于所述第三下层金属垫的密度；所述第三上层金属垫的顶侧适于安装至少一个芯片；所述第二电路的每个电路的线宽比所述第一电路的每个电路的线宽宽；所述第二电路的每个电路的线宽比所述第三电路的每个电路的线宽宽。...

【技术特征摘要】
2016.03.08 US 62/305,1331.一种具有双面细线重新分布层的封装基材，包括第一重新分布层、第二重新分布层和第三重新分布层，其特征是，第一重新分布层具有埋设在多个第一介电层中的第一电路；所述第一电路包括配置在所述第一重新分布层的顶侧上的多个第一上层金属垫和配置在所述第一重新分布层的底侧上的多个第一下层金属垫；所述第一下层金属垫的密度高于所述第一上层金属垫的密度；所述第一下层金属垫的底侧适于安装至少一个芯片；第二重新分布层配置在所述第一重新分布层的顶侧上，具有埋设在多个第二介电层中的第二电路；所述第二电路包括配置在所述第二重新分配层的顶侧上的多个第二上层金属垫和配置在所述第二重新分布层的底侧上的多个第二下层金属垫；所述第二电路通过多个第一纵向导通金属电性耦合到所述第一电路；第三重新分布层配置在所述第二重新分布层的顶侧上，具有埋设在多个第三介电层中的第三电路；所述第三电路通过多个第二纵向导通金属电性耦合到所述第二电路；所述第三电路包括配置在所述第三重新分布层的顶侧上的多个第三上层金属垫和配置在所述第三重新分布层的底侧上的多个第三下层金属垫；所述第三上层金属垫的密度高于所述第三下层金属垫的密度；所述第三上层金属垫的顶侧适于安装至少一个芯片；所述第二电路的每个电路的线宽比所述第一电路的每个电路的线宽宽；所述第二电路的每个电路的线宽比所述第三电路的每个电路的线宽宽。2.如权利要求1所述的具有双面细线重新分布层的封装基材，其特征是，每个第一上层金属垫通过相应的第一纵向导通金属电性耦合到相应的第二下层金属垫；每个第三下层金属垫通过相应的第二纵向导通金属电性耦合到相应的第二上层金属垫。3.根据权利要求2所述的具有双面细线重新分布层的封装基材，其特征是，所述第二重新分布层具有延伸超出所述第一重新分布层或是所述第三重新分布层中的一个的侧边的延伸区域...

【专利技术属性】
技术研发人员：胡迪群，
申请(专利权)人：胡迪群，
类型：发明
国别省市：中国台湾,71