阵列基板及制作方法技术

本发明专利技术提供了一种阵列基板，包括基板、多条扫描线、设于扫描线上的有源层、与扫描线交错设置的多条数据线、与有源层接触的漏电极、形成于漏电极上的钝化层及形成于钝化层上的像素电极，所述扫描线上位于数据线交错的位置处分别开有扫描线孔，所述数据线上与扫描线交错的这部分线体中，线体的一部分线体与扫描线孔重叠，线体的另一部分线体与有源层重叠并相互搭接。本发明专利技术还提供了一种阵列基板的制作方法。与现有技术相比，通过在扫描线上与数据线交错的位置处开设扫描线孔，使扫描线与数据线重叠的面积减小，从而减小了寄生电容进而减小真空电压对面板显示的影响，这样还可以在提高像素电极开口率的同时，保持扫描线的电阻阻值不变。

Array substrate and manufacturing method thereof

The present invention provides an array substrate including a substrate, a plurality of scanning lines, a scanning line of the active layer, interleaved with the scanning line and the passivation layer is formed of a plurality of data lines and arranged in contact with the active layer is formed on the drain electrode, a drain electrode on the passivation layer of the pixel electrode, where the the scanning line and the data line is staggered and are respectively provided with a scanning line hole, this part of the data line and line scan lines staggered, line part of the line with the scan line hole overlap, another part of the line body and the active layer overlap and overlap. The invention also provides a method for manufacturing the array substrate. Compared with the prior art, open hole through the scan line position goes on the scanning line and the data line and the scanning line and the data line overlap area is reduced, thereby reducing the parasitic capacitance and reduce the voltage effect on vacuum display panel, it can also improve the pixel electrode in the opening rate at the same time, resistance to keep scanning the same line.

【技术实现步骤摘要】

本专利技术涉及一种液晶显示面板技术，特别是一种阵列基板及制作方法。
技术介绍
液晶显示器(LiquidCrystalDisplay，LCD)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用，如：液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。薄膜晶体管(ThinFilmTransistor，TFT)液晶显示器是目前主流市场最常见的液晶显示器，而TFT像素设计中一般采用遮光型结构设计以降低背光源光照导致的漏电流偏大影响的问题；遮光型结构的一大缺点会有大的寄生电容，造成大的Feedthrough(真空)电压，导致信号误写入。目前，大尺寸面板要求扫描线的线宽尽量做大，以正常驱动面板，但是这样会使数据线和扫描线的寄生电容变大，造成RC延迟(RCDelay，即电容和电阻增大导致延迟时间)，这样会导致闪屏(Flicker)异常问题。
技术实现思路
为克服现有技术的不足，本专利技术提供一种阵列基板及制作方法，使数据线与扫描线重叠的面积减小，这样减小寄生电容进而减小真空电压对面板显示的影响。本专利技术提供了一种阵列基板，包括基板、多条扫描线、设于扫描线上的有源层、与扫描线交错设置的多条数据线、与有源层接触的漏电极、形成于漏电极上的钝化层及形成于钝化层上的像素电极，所述像素电极经位于钝化层上的过孔与漏电极连接；所述扫描线上位于数据线交错的位置处分别开有扫描线孔，所述数据线上与扫描线交错的这部分线体中，线体的一部分线体与扫描线孔重叠，线体的另一部分线体与有源层重叠并相互搭接。进一步地，至少占线体线宽一半的部分线体与扫描线孔部分重叠，线体其余的部分线体与有源层部分重叠并搭接。进一步地，所述有源层中至少有一侧边缘与扫描线孔位于线体处的一侧边缘对齐。进一步地，所述扫描线孔为矩形孔。进一步地，所述扫描线孔中与数据线延伸方向相同的过孔第一边缘的长度和有源层中与数据线延伸方向相同的有源层第一边缘的长度相等；所述数据线中与过孔第一边缘垂直的过孔第二边缘的长度至少为数据线线宽的两倍。进一步地，所述线体中占线体线宽三分之二的部分线体与扫描线孔部分重叠。进一步地，所述扫描线上位于相邻数据线之间设有增宽部。本专利技术还提供了一种阵列基板的制作方法，包括如下步骤：步骤S01、提供一基板，在基板的表面上制作栅电极层并图形化形成扫描线；步骤S02、在扫描线上沿扫描线的长度方向制作扫描线孔；步骤S03、在扫描线上制作栅极绝缘层；步骤S04、在栅极绝缘层上位于每个扫描线孔旁分别制作有源层；步骤S05、在栅极绝缘层上分别制作与扫描线交错设置的数据线、漏电极，所述漏电极与有源层接触，所述数据线上与扫描线交错的这部分线体中，线体的一部分线体与扫描线孔重叠，线体的另一部分线体与有源层重叠并相互搭接；步骤S06、在数据线以及漏电极上制作钝化层，并在钝化层上位于漏电极处制作过孔；步骤S07、在钝化层上制作像素电极，所述像素电极经钝化层上的过孔与漏电极接触。进一步地，所述步骤S05中至少占线体线宽一半的部分线体与扫描线孔部分重叠，线体其余的部分线体与有源层部分重叠并搭接。进一步地，所述步骤S05中有源层中至少有一侧边缘与扫描线孔位于线体处的一侧边缘对齐。本专利技术与现有技术相比，通过在扫描线上与数据线交错的位置处开设扫描线孔，使扫描线与数据线重叠的面积减小，从而减小了寄生电容进而减小真空电压对面板显示的影响，这样还可以在提高像素电极开口率的同时，保持扫描线的电阻阻值不变。附图说明图1-1是本专利技术阵列基板的俯视图；图1-2是图1沿A-A方向的剖视图；图2-1是本专利技术制作扫描线的俯视图；图2-2是图2-1沿B-B方向的剖视图；图3-1是本专利技术制作有源层的俯视图；图3-2是图3-1沿C-C方向的剖视图；图4-1是本专利技术制作数据线以及漏电极的俯视图；图4-2是图4-1沿D-D方向的剖视图；图5-1是本专利技术制作钝化层的俯视图；图5-2是图5-1沿E-E方向的剖视图；图6是本专利技术制作方法的流程图。具体实施方式下面结合附图和实施例对本专利技术作进一步详细说明。在图1-1、2-1、3-1、4-1、5-1中仅示出了与本专利技术相关的器件位置关系。如图1-1和图1-2所示，本专利技术的一种阵列基板，包括一基板1、多条扫描线(栅极线)2、设于扫描线2上的有源层3、与扫描线2交错设置的多条数据线4、与有源层3接触的漏电极5、形成于漏电极5上的钝化层6及形成于钝化层6上的像素电极7；在扫描线2与有源层3之间设置有一层栅极绝缘层12，所述像素电极7经位于钝化层6上的过孔与漏电极5连接；在扫描线2上与数据线4交错的位置处分别开有扫描线孔8，数据线4上与扫描线2交错的这部分线体9中(图1-1中虚线部分为与扫描线孔8重叠部分)，线体9的一部分线体与扫描线孔8重叠，线体9的另一部分线体与有源层3重叠并相互搭接，这样相当于是将扫描线2的线宽进行了更改，减小与数据线重叠的面积，从而减小寄生电容，进而减小真空电压对显示面板的影响。在本专利技术中，至少占线体9线宽一半的部分线体与扫描线孔8部分重叠，线体9其余的部分线体与有源层3部分重叠并搭接，进一步地减小扫描线与数据线重叠的面积，具体地，线体9中占线体9线宽三分之二的部分线体与扫描线孔8部分重叠，这样可以在确保薄膜晶体管可以正常工作。作为本专利技术的一种实施方式，有源层3中至少有一侧边缘与扫描线孔8位于线体9处的一侧边缘对齐，确保数据线与有源层能够重叠并且搭接，而且与扫描线2的重叠面积变得很小，这样也能够确保扫描线起到遮光的作用。本专利技术中，扫描线孔8为矩形孔(图2-1所示)，具体地，扫描线孔8具有与数据线4延伸方向相同并且相对设置的两条过孔第一边缘10、以及与过孔第一边缘10垂直并且相对设置的两条过孔第二边缘13；其中，位于数据线4下方的过孔第一边缘10的长度和有源层3中与数据线4延伸方向相同的有源层第一边缘11(图3-1所示)的长度相等；所述过孔第二边缘13的长度至少为数据线4线宽的两倍。如图1-1和图2-1所示，为了使扫描线的电阻阻值不变，在扫描线2上位于相邻数据线4之间设有增宽部14，使扫描线2的两侧边缘形成矩形齿状结构；有源层3与增宽部14位置相对应。如图6所示，本专利技术阵列基板的制作方法，包括如下步骤：步骤S01、提供一基板1，在基板1的表面上制作栅电极层并图形化形成扫描线(栅极线)2(图2-1和图2-2所示)，具体地，采用磁控溅射等方法沉积栅电极层，通过光刻和刻蚀工艺对栅电极层进行图形化形成扫描线2；所述栅电极层的材料为钼铝合金、铬金属、钼金属，也可以采用具有遮光功能以及导电性材料，在此不做具体限定；步骤S02、在扫描线2上沿扫描线2的长度方向制作扫描线孔8，所述扫描线孔8可采用现有技术的光刻和刻蚀工艺形成；步骤S03、在扫描线2上制作栅极绝缘层12(图3-2所示)，采用现有的沉积工艺形成栅极绝缘层12；步骤S04、在栅极绝缘层12上位于每个扫描线孔8旁分别制作有源层3(图3-1和3-2所示)，具体地，有源层3的材料为非晶硅、金属氧化物、多晶硅等；通过现有技术的光刻和刻蚀工艺将处位于扫描线控8旁的有源层3以外的其余有源层3刻蚀掉；步骤S05、在栅极绝缘层12上分别制作与扫描线2交错设置的数据线4、漏电极5(图本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于：包括基板(1)、多条扫描线(2)、设于扫描线(2)上的有源层(3)、与扫描线(2)交错设置的多条数据线(4)、与有源层(3)接触的漏电极(5)、形成于漏电极(5)上的钝化层(6)及形成于钝化层(6)上的像素电极(7)，所述像素电极(7)经位于钝化层(6)上的过孔与漏电极(5)连接；所述扫描线(2)上位于数据线(4)交错的位置处分别开有扫描线孔(8)，所述数据线(4)上与扫描线(2)交错的这部分线体(9)中，线体(9)的一部分线体与扫描线孔(8)重叠，线体(9)的另一部分线体与有源层(3)重叠并相互搭接。

【技术特征摘要】
1.一种阵列基板，其特征在于：包括基板(1)、多条扫描线(2)、设于扫描线(2)上的有源层(3)、与扫描线(2)交错设置的多条数据线(4)、与有源层(3)接触的漏电极(5)、形成于漏电极(5)上的钝化层(6)及形成于钝化层(6)上的像素电极(7)，所述像素电极(7)经位于钝化层(6)上的过孔与漏电极(5)连接；所述扫描线(2)上位于数据线(4)交错的位置处分别开有扫描线孔(8)，所述数据线(4)上与扫描线(2)交错的这部分线体(9)中，线体(9)的一部分线体与扫描线孔(8)重叠，线体(9)的另一部分线体与有源层(3)重叠并相互搭接。2.根据权利要求1所述的阵列基板，其特征在于：至少占线体(9)线宽一半的部分线体与扫描线孔(8)部分重叠，线体(9)其余的部分线体与有源层(3)部分重叠并搭接。3.根据权利要求1或2所述的阵列基板，其特征在于：所述有源层(3)中至少有一侧边缘与扫描线孔(8)位于线体(9)处的一侧边缘对齐。4.根据权利要求3任意一项所述的阵列基板，其特征在于：所述扫描线孔(8)为矩形孔。5.根据权利要求4所述的阵列基板，其特征在于：所述扫描线孔(8)中与数据线(4)延伸方向相同的过孔第一边缘(10)的长度和有源层(3)中与数据线(4)延伸方向相同的有源层第一边缘(11)的长度相等；所述数据线(4)中与过孔第一边缘(10)垂直的过孔第二边缘(13)的长度至少为数据线(4)线宽的两倍。6.根据权利要求2所述的阵列基板，其特征在于：所述线体(9)中占线体(9)线宽三分之二的部分线...

【专利技术属性】
技术研发人员：林碧芬，甘启明，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44