集成电路以及控制集成电路的方法技术

公开了一种包括半桥电路的开关电源。开关电源还包括输出电感，其耦接于高侧开关和低侧开关公共端的开关节点。在低侧开关导通时，开关电源的电流检测电路对流过输出电感的电感电流的峰值进行采样并保持在一个电容上，电流检测电路对电感电流的谷值进行采样并保持在另一个电容上。在低侧开关关断时，合并两个电容上所存储的电荷生成表征电感电流的感应电感电流。

【技术实现步骤摘要】
集成电路以及控制集成电路的方法
本专利技术涉及电子电路，尤其涉及电感电流检测。技术背景开关电源包括开关电路，例如说半桥电路，其利用开关的导通和关断得到受控的输出电压。半桥电路包括耦接于输入电压的高侧开关和耦接于参考地的低侧开关，所述高侧开关和低侧开关的公共端形成开关节点。当低侧开关关断时，高侧开关导通以将开关节点耦接到输入电压。当高侧开关关断时，低侧开关导通以将开关节点耦接到参考地。开关节点耦接于输出电感，其中输出电感耦接到负载。检测电感电流，即检测流过输出电感的电流在各种应用中具有十分关键的作用，比如说过流保护，等等。虽然可以利用快速电流检测运放对半桥电路中的高侧开关和低侧开关进行电感电流检测，但是，在小占空比情况下，对高侧开关进行电感电流检测的运放响应时间的要求很高，且随着开关频率的提高，当高侧开关的导通时间小于前沿消隐时间，利用运放对高侧开关进行电感电流检测已经不可行。
技术实现思路
本专利技术一实施例提出一种集成电路，包括：半桥电路，包括高侧开关和低侧开关，高侧开关和低侧开关的公共端形成开关节点；输出电感，耦接于开关节点；以及电流检测电路，包括第一电容和第二电容，其中，在低侧开关导通时，电流检测电路对流过输出电感的电感电流的峰值进行采样并将与电感电流峰值相对应的采样电荷存储在第一电容上，且对电感电流的谷值进行采样并将与电感电流谷值相对应的采样电荷存储在第二电容上，在低侧开关关断时，合并第一电容上和第二电容上所存储的电荷以在电流检测端生成感应电感电流用于表征电感电流。本专利技术一实施例提出了一种控制集成电路的方法，包括：控制半桥电路的高侧开关和低侧开关的开关行为，其中高侧开关和低侧开关的公共端形成开关节点；在低侧开关导通时，对流过输出电感的电感电流的峰值进行采样和保持，所述输出电感耦接于开关节点；在低侧开关导通时，对电感电流的谷值进行采样和保持；以及在低侧开关关断时，根据采样的电感电流的峰值和谷值生成感应电感电流用于表征电感电流。本专利技术一实施例提出了一种集成电路，包括：半桥电路，具有高侧侧开关和低侧开关，高侧开关和低侧开关的公共端形成开关节点；输出电感，耦接于开关节点；第一电流检测电路，在低侧开关导通时，对从开关节点流向输出电感的正向电感电流的峰值进行采样并将与正向电感电流峰值相对应的采样电荷保持在第一电容上，对正向电感电流的谷值进行采样并将与正向电感电流谷值相对应的采样电荷保持在第二电容上，在低侧开关关断时，合并第一电容和第二电容上所存储的电荷以产生表征正向电感电流的正向感应电感电流；以及第二电流检测电路，在低侧开关导通时，对从输出电感流向开关节点的负向电感电流的峰值进行采样并将与负向电感电流峰值相对应的采样电荷保持在第三电容上，对负向电感电流的谷值进行采样并将与负向电感电流峰值相对应的采样电荷保持在第四电容上，在低侧开关关断时，合并第三电容和第四电容上所存储的电荷以产生表征负向电感电流的负向感应电感电流。附图说明为了更好的理解本专利技术，将根据以下附图对本专利技术的实施例进行描述。这些附图仅用于示例。附图通常仅示出实施例中的部分特征，并且附图不一定是按比例绘制的。图1给出了根据本专利技术一实施例的半桥电路的电路图。图2给出了根据本专利技术另一实施例的半桥电路的电路图。图3给出了图2所示半桥电路的各个信号的时序图。图4给出了根据本专利技术一实施例的具有平均正向电感电流检测的半桥电路。图5给出了根据本专利技术一实施例的图4所示半桥电路的各个信号的时序图。图6给出了根据本专利技术一实施例的具有平均双向电感电流检测的半桥电路的电路图。图7给出了根据本专利技术一实施例的具有差分电感电流检测的半桥电路的电路图。图8给出了根据本专利技术一实施例的电感电流检测方法的的流程图。不同示意图中的相同的附图标记表示相同或者相似的部分或特征。具体实施方式下面将详细描述本专利技术的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本专利技术。在以下描述中，为了提供对本专利技术的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是，不必采用这些特定细节来实行本专利技术。在其它实施例中，为了避免混淆本专利技术，未具体描述公知的电路、材料或方法。在本公开的说明书及权利要求书中，若采用了诸如“左、右、内、外、上、下、之上、之下”等一类词，均只是为了便于描述，而不表示组件/结构的必然或者永久的相对位置。本领域的技术人员应该理解这类词在合适的情况下是可以互换的，例如，以使的本公开的实施例可以在不同于本说明书描绘的方向下仍可以运作。在本公开的上下文中，将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者他们之间可以存在居中层/元件。此外“耦接”一词意味着以直接或者间接的电气的或者非电气的方式连接。“一个/这个/那个”并不用于特指单数，而可能涵盖复数形式。整个说明书的各个地方出现的短语“一个实施例”、“实施例”、“一个示例”、“示例”不一定都指同一个实施例或者示例。本领域普通技术人员应该理解，在本公开说明书的一个或者多个实施例中公开的各个具体特征、结构或者参数、步骤等可以以任何合适的方式组合。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。图1给出了根据本专利技术一实施例的半桥电路100的电路图。在一实施例中，半桥电路100可以是直流-直流降压变换器的一部分。应当了解，本专利技术也可应用于其它电压变换器的拓扑结构。在图1所示的示例中，半桥电路100包括高侧开关N1和低侧开关N2。其中，高侧开关N1和低侧开关N2均可以包括例如N型双扩散金属氧化物半导体场效应晶体管(DMOS)。高侧开关N1具有漏端、源端和栅端，其中漏端耦接于输入电压VIN，源端耦接于开关节点SW，栅端耦接于高侧驱动电路101。低侧开关N2具有漏端、源端和栅端，其中漏端耦接于开关节点SW，源端耦接于参考地，栅端耦接于低侧驱动电路102。输出电感L1具有两端，其中一端耦接于开关节点SW，另一端耦接于输出端104。输出电容COUT具有两端，其中一端耦接于输出端104，另一端耦接于参考地。当流过输出电感L1的电感电流IL从开关节点SW流向输出端104时，电感电流IL是正向的(+IL)；当电感电流IL从输出端104流向开关节点SW时，电感电流IL是负向的(-IL)。高侧驱动电路101将高侧开关N1打开，低侧驱动电路102将低侧开关N2关断以便将开关节点SW耦接到输入电压VIN。高侧驱动电路101将高侧开关N1关断，低侧驱动电路102将低侧开关N2导通以便将开关节点SW耦接到参考地。通过控制高侧开关N1和低侧开关N2交替地导通和关断，在输出端104生成受控的输出电压VOUT。在一实施例中，采用脉冲宽度调节(PWM)控制高侧开关N1和低侧开关N2的开关行为。电流检测电路103检测电感电流IL并生成表征电感电流IL的感应电感电流ICS。感应电感电流ICS具有正向负向之分，当感应电感电流ICS流向电流检测端105时，其为正向，即+ICS。感应电感电流ICS流过电流检测端105并在电阻R1上生成表征电感电流平均值的感应电压。所述感应电压表征电感电流IL，可用于监测电感电流IL。图2给出了根据本专利技术一实施例的半桥电路200的电路图。半桥电路200是图1所示半桥电路本文档来自技高网...

【技术保护点】
一种集成电路，包括：半桥电路，包括高侧开关和低侧开关，高侧开关和低侧开关的公共端形成开关节点；输出电感，耦接于开关节点；以及电流检测电路，包括第一电容和第二电容，其中，在低侧开关导通时，电流检测电路对流过输出电感的电感电流的峰值进行采样并将与电感电流峰值相对应的采样电荷存储在第一电容上，且对电感电流的谷值进行采样并将与电感电流谷值相对应的采样电荷存储在第二电容上，在低侧开关关断时，合并第一电容上和第二电容上所存储的电荷以在电流检测端生成感应电感电流用于表征电感电流。

【技术特征摘要】
2016.05.20 US 15/161,0131.一种集成电路，包括：半桥电路，包括高侧开关和低侧开关，高侧开关和低侧开关的公共端形成开关节点；输出电感，耦接于开关节点；以及电流检测电路，包括第一电容和第二电容，其中，在低侧开关导通时，电流检测电路对流过输出电感的电感电流的峰值进行采样并将与电感电流峰值相对应的采样电荷存储在第一电容上，且对电感电流的谷值进行采样并将与电感电流谷值相对应的采样电荷存储在第二电容上，在低侧开关关断时，合并第一电容上和第二电容上所存储的电荷以在电流检测端生成感应电感电流用于表征电感电流。2.如权利要求1所述的集成电路，其中感应电感电流是电感电流的平均值。3.如权利要求1所述的集成电路，其中电流检测电路包括：第一晶体管，具有源端、漏端和栅端，其中第一晶体管的源端耦接于供电电压，第一晶体管的漏端耦接于开关节点，第一晶体管的漏端和栅端耦接在一起；第二晶体管，具有源端、漏端和栅端，其中第二晶体管的源端耦接于供电电压，第二晶体管的漏端耦接于电流检测端；第三晶体管，具有源端、漏端和栅端，其中第三晶体管的栅端接收第一控制信号，第三晶体管的漏端耦接于第一晶体管的栅端，第三晶体管的源端耦接于第二晶体管的栅端；第四晶体管，具有源端、漏端和栅端，其中第四晶体管的漏端耦接于第一晶体管的栅端和第三晶体管的漏端，第四晶体管的栅端接收第二控制信号；第五晶体管，具有源端、漏端和栅端，其中第五晶体管的源端耦接于第二晶体管的栅端，第五晶体管的漏端耦接于第四晶体管的源端，第五晶体管的栅端接收第三控制信号；第一电容，具有两端，其中一端耦接于供电电压，另一端耦接于第五晶体管的漏端和第四晶体管的源端；以及第二电容，具有两端，其中一端耦接于供电电压，另一端耦接于第二晶体管的栅端。4.如权利要求1所述的集成电路还包括：检测晶体管，具有源端，漏端和栅端，其中检测晶体管的源端耦接于参考地，检测晶体管的漏端耦接于开关节点，检测晶体管的栅端由低侧栅端驱动信号驱动；放大器，具有第一输入端、第二输入端和输出端，其中第一输入端耦接于参考地，第二输入端耦接于开关节点；以及第六晶体管，具有源端、漏端和栅端，其中第六晶体管的源端耦接于放大器的第二输入端，第六晶体管的漏端耦接于电流检测电路，第六晶体管的栅端耦接于放大器的输出端。5.如权利要求1所述的集成电路，其中高侧开关具有漏端，栅端和源端，其中高侧开关的漏端耦接于输入电压，高侧开关的栅端接收高侧栅端驱动信号，高侧开关的源端耦接于开关节点，其中低侧开关具有漏...

【专利技术属性】
技术研发人员：詹姆斯·尼古耶，法兰西斯·余，
申请(专利权)人：成都芯源系统有限公司，
类型：发明
国别省市：四川,51