当前位置: 首页 > 专利查询>三B技术公司专利>正文

采用薄膜晶体管的三维集成电路制造技术

技术编号:16113129 阅读:33 留言:0更新日期:2017-08-30 06:28
一种集成电路,其通过使用在BEOL中制造的薄膜晶体管(TFT)而与标准硅集成电路相比能够实现更低成本,并且还提供更好的性能。改进的存储器电路通过利用TFT来提高三维电路设计中的密度和访问来实现,其使得晶粒面积最小化。通过消除专用于I/O的在半导体表面上的面积可以实现改进的I/O,并允许提供多倍数量的可用I/O。缩短的金属路由线路也可以提高速度、降低功耗并减少泄漏。

【技术实现步骤摘要】
【国外来华专利技术】采用薄膜晶体管的三维集成电路相关申请的交叉引用:本申请是号为14/021,216的美国专利申请的部分继续申请,该美国专利申请的申请日为2013年9月9日,现已于2015年2月10日授权为号为8,952,470的美国专利;并且还要求于2012年9月10日提交的号为61/699,211的美国临时申请(已过期)的优先权,以及要求于2012年9月18日提交的号为61/702,485的美国临时申请(已过期)的优先权。本申请还要求于2014年4月16日提交的号为61/980,147的临时申请(待审)的权益。这些申请中的每一篇申请的说明书以其全文通过引用并入本文。联邦资助研究:无。序列表:无。现有技术参考文献Kusumi等人于2014年1月23日提交的美国专利申请公开2014/0021038。VanDuren等人于2014年9月18日提交的美国专利申请公开2014/0273340。Yamazaki于2013年8月8日提交的美国专利申请公开2013/0200365。Agan等人于2012年11月8日提交的美国专利申请公开2012/0281465。Agan等人于2012年10月11日提交的美国专利申请公开2012/0257449。Agan等人于2012年12月12日提交的美国专利申请公开2012/0307549。Agan等人于2012年12月13日提交的美国专利申请公开2012/0313688。KhaliliAmiri等人于2014年6月26日提交的美国专利申请公开2014/0177327。Wang等人于2014年6月19日提交的美国专利申请公开2014/0169085。KhaliliAmiri等人于2014年5月8日提交的美国专利申请公开2014/0124882。KhaliliAmiri等人于2012年11月22日提交的PCT专利公开WO2012/159078。KhaliliAmiri等人于2014年3月13日提交的美国专利申请公开2014/0071732。KhaliliAmiri等人于2014年3月13日提交的美国专利申请公开2014/0071728。KhaliliAmiri等人于2014年3月13日提交的美国专利申请公开2014/0070344。Wang等人于2013年1月17日提交的美国专利申请公开2013/0015542。Atkinson等人于2014年6月5日提交的美国专利申请公开2014/0151752。Agan于2001年1月30日提交的号为6,181,167的美国专利。Kim等人于2010年2月2日提交的号为7,656,185的美国专利。Garg等人于2012年6月26日提交的号为8,207,754的美国专利。Wu等人于2012年5月1日提交的号为8,169,068的美国专利。Haba等人于2011年8月2日提交的号为7,989,940的美国专利。Agan等人于2013年3月26日提交的号为8,405,421的美国专利。Huppenthal等人于2007年10月16日提交的号为7,282,951的美国专利。Kim于2004年6月15日提交的号为6,750,540的美国专利。Gallagher等人于1997年6月17日提交的号为5,640,343的美国专利。Panchula于2007年5月29日提交的号为7,224,601的美国专利。Kitagawa等人于2009年5月5日提交的号为7,529,121的美国专利。Garni等人于2005年1月4日提交的号为6,838,721的美国专利。Ueda于2010年2月23日提交的号为7,668,005的美国专利。Prall于2010年8月26日提交的美国专利申请公开2010/0213458。Shukh于2013年4月2日提交的号为8,411,494的美国专利。Mikawa等人于2012年7月24日提交的号为8,227,788的美国专利。Hsu等人于2009年10月27日提交的号为7,608,514的美国专利。Li等人于2011年6月28日提交的号为7,968,419的美国专利。Chen等人于2012年10月16日提交的号为8,289,746的美国专利。Chen等人于2011年5月3日提交的号为7,936,580的美国专利。Kim等人于2012年4月17日提交的号为8,158,964的美国专利。Lu等人于2013年1月8日提交的号为8,351,241的美国专利。Wang等人于2012年9月6日提交的美国专利申请公开2012/0224417。Bethune等人于2013年2月21日提交的美国专利申请公开2013/0044532。DeBrosse等人于2013年8月29日提交的美国专利申请公开2013/0223125。Chen等人于2013年1月3日提交的美国专利申请公开2013/0003448。Shieh等人于2014年1月2日提交的美国专利申请公开2014/0001462。Yu等人于2013年5月16日提交的美国专利申请公开2013/0119396。Forrest等人于1998年5月26日提交的号为5,757,139的美国专利。Burrows等人于1999年6月29日提交的号为5,917,280的美国专利。Shen等人于1999年8月3日提交的号为5,932,895的美国专利。Shen等人于2001年5月15日提交的号为6,232,714的美国专利。Liao等人于2005年3月25日提交的号为6,872,472的美国专利。Aziz等人于2006年11月23日提交的美国专利申请公开2006/0261731。Cok于2008年3月27日提交的美国专利申请公开2008/0074356。Cok于2010年9月2日提交的美国专利申请公开2010/0221857。Nathan等人于2010年9月21日提交的号为7,800,565的美国专利。Wang于2014年9月30日提交的号为8,845,109的美国专利。Takahashi于1999年4月27日提交的号为5,897,190的美国专利。Ali等人于2013年2月7日提交的美国专利申请公开2013/0033199。Lee等人于2014年9月2日提交的号为8,823,076的美国专利。Lee等人于2014年10月7日提交的号为8,853,765的美国专利。Or-Bach等人于2013年7月23日提交的号为8,492,886的美国专利。Leedy于2007年3月20日提交的号为7,193,239的美国专利。Or-Bach等人于2014年5月29日提交的美国专利申请公开2014/0145272。Or-Bach等人于2013年8月1日提交的美国专利申请公开2013/0193488。Duan等人于2014年3月20日提交的美国专利申请公开2014/0077161。Chen等人于2014年7月24日提交的美国专利申请公开2014/0206182。Geim等人于2014年1月9日提交的美国专利申请公开2014/0008616。Kis等人于2014年7月17日提交的美国专利申请公开2014/0197459。Kitakado等人于2014年2月6日提交的美国专利申请公开2014/0035478。Moriguchi等人于2013年本文档来自技高网...
采用薄膜晶体管的三维集成电路

【技术保护点】
一种集成电路装置,其包括:存储器阵列,其布置成矩阵并且包括多个并行的第一导线,在多个交叉区域处与所述第一导线重叠的多个并行的第二导线,多个存储器单元,每个存储器单元设置在导线的交叉区域处,在第一端子处电耦合到第一导线中的一个以及在第二端子处电耦合到第二导线中的一个,并且包括可控电阻;其中第一导线或第二导线中的每个导线或第一导线和第二导线两者电耦合到至少一个薄膜晶体管;以及其中所述晶体管基本上位于存储器阵列的上方或下方。

【技术特征摘要】
【国外来华专利技术】2014.12.23 US 14/580,2401.一种集成电路装置,其包括:存储器阵列,其布置成矩阵并且包括多个并行的第一导线,在多个交叉区域处与所述第一导线重叠的多个并行的第二导线,多个存储器单元,每个存储器单元设置在导线的交叉区域处,在第一端子处电耦合到第一导线中的一个以及在第二端子处电耦合到第二导线中的一个,并且包括可控电阻;其中第一导线或第二导线中的每个导线或第一导线和第二导线两者电耦合到至少一个薄膜晶体管;以及其中所述晶体管基本上位于存储器阵列的上方或下方。2.根据权利要求1所述的装置,其特征在于,所述存储器阵列是RRAM、MRAM或PCRAM阵列。3.根据权利要求1所述的装置,其特征在于,所述存储器阵列是微处理器、微控制器、FPGA、GPU、PLD、ASIC、ASSP、DSP或其它集成电路的嵌入式存储器。4.根据权利要求1所述的装置,其特征在于,双向选择开关位于每个存储器单元和所述导线之一之间。5.根据权利要求1所述的集成电路装置,还包括:在垂直方向上彼此分离的至少两个存储器阵列,每个存储器阵列布置成矩阵并且包括多个并行的第一导线,在多个交叉区域处与所述第一导线重叠的多个并行的第二导线,多个存储器单元,每个存储器单元设置在导线的交叉区域处,在第一端子处电耦合到第一导线中的一个以及在第二端子处电耦合到第二导线中的一个,并且包括可控电阻;其中第一导线或第二导线中的每个导线或第一导线和第二导线两者电耦合到至少一个薄膜晶体管;以及其中所述晶体管基本上位于存储器阵列的上方或下方。6.根据权利要求5所述的装置,其特征在于,存储器阵列是电阻随机存取存储器阵列。7.根据权利要求5所述的装置,其特征在于,存储器阵列是微处理器、微控制器、FPGA、GPU、PLD、ASIC、ASSP、DSP或其它集成电路的嵌入式存储器。8.根据权利要求1所述的装置,其特征在于,使用缓冲存储器以便使得来自外部源的I/O比到达非易失性存储器阵列的I/O在更高的时钟速度下。9.根据权利要求5所述的装置,其特征在于,使用缓冲存储器以便...

【专利技术属性】
技术研发人员:T·A·阿甘J·J·卢皮诺
申请(专利权)人:三B技术公司
类型:发明
国别省市:美国,US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1