时间数字转换系统技术方案

本发明专利技术提供一种时间数字转换系统，包括：一频率参考输入端，用以接收一频率参考时钟；一变量时钟输入端，用以接收一变量时钟，该变量时钟的频率高于该频率参考时钟的频率；一功率管理电路，耦接该频率参考输入端与该变量时钟输入端，该功率管理电路输出一延迟的频率参考时钟以及输出仅一个该变量时钟的单一脉冲，该单一脉冲领先于该延迟的频率参考时钟的一转态处；一时间数字转换器，耦接该功率管理电路，用以产生一数字转换输出。本发明专利技术可以有效减少功率消耗。

【技术实现步骤摘要】
时间数字转换系统
本专利技术关于一种时间数字转换系统与相关频率合成器，且特别关于一种包括时间数字转换的支援周边机制的时间转换系统与相关的频率合成器。
技术介绍
各式各样的通信系统，像是射频(RF，RadioFrequency)无线通信系统，已被现代信息社会广泛运用，并扮演重要角色。现代通信系统的核心技术之一是频率(及/或时钟)合成，其是基于一频率参考时钟产生一个具有所欲频率的变量时钟，以使此变量时钟的稳定性、精确度与频谱纯净程度皆关联于频率参考时钟的表现。在通信系统的发射器中，由一本地频率合成器提供的变量时钟可作为一本地振荡载波，用以对基频(baseband)或中频(IF，Intermediate-Frequency)信号进行升转(up-conversion)的频率转移，以形成对应的射频信号。另一方面，在接收器中，由一本地频率合成器提供的变量时钟可作为一本地振荡载波，用以将射频信号降转(down-convert)为中频/基频信号。
技术实现思路
有鉴于此，有必要提供一种时间数字转换系统。本专利技术的一实施例提供一时间数字转换系统，包含：一频率参考输入端，用以接收一频率参考时钟；一变量时钟输入端，用以接收一变量时钟，该变量时钟的频率高于该频率参考时钟的频率；一功率管理电路，耦接该频率参考输入端与该变量时钟输入端，该功率管理电路输出一延迟的频率参考时钟以及输出仅一个该变量时钟的单一脉冲，该单一脉冲领先于该延迟的频率参考时钟的一转态处；一时间数字转换器，耦接该功率管理电路，用以产生一数字转换输出。本专利技术的另一实施例提供一时间数字转换系统，包含：一频率参考输入端，用以接收一频率参考时钟；一变量时钟输入端，用以接收一变量时钟，该变量时钟的频率高于该频率参考时钟的频率；一功率管理电路，耦接该频率参考输入端与该变量时钟输入端，该功率管理电路输出一延迟的频率参考时钟与该变量时钟的单一脉冲，该单一脉冲领先于该延迟的频率参考时钟的一转态处，其中当响应该频率参考时钟与该延迟的频率参考时钟而产生一第一门闩信号时，以及当该第一门闩信号由一第二电平转态至一第一电平且该变量时钟为第一电平时，产生一第二门闩信号以提供该变量时钟的该单一脉冲。上述时间数字转换系统可有效减少功率消耗。【附图说明】图1示意的是对一变量时钟与一频率参考时钟的相位进行数字追踪的实施例。图2示意一时间数字转换器的实施例。图3与图4分别示意本专利技术一实施例的频率合成器及其运作。图5与图6分别示意本专利技术一实施例的频率合成器及其运作原理。图7与图8分别本专利技术一实施例的频率合成器及其运作。图9示意的是依据本专利技术一实施例的频率合成器。图10示意的是图9中本专利技术功率管理电路的一实施例。图11示意的是图9中本专利技术功率管理电路的一实施例。图12举例示意图11中功率管理电路依据本专利技术一实施例的各种运作。图13绘示的是依据本专利技术一实施例实现图11中电平感测电路的示意图。【具体实施方式】请参考图1，其所示意的是对两时钟CKV与FREF的相位进行数字追踪的概念性实施例，以使得时钟CKV的频率为时钟FREF的频率乘以一频率指令字符FCW。亦即，借着设定一相应的频率指令字符FCW，就可基于时钟FREF而产生一个具有预期频率的时钟CKV。时钟FREF是一个周期为Tr的频率参考时钟。时钟CKV则是一个周期为Tv的变量时钟，其由一振荡器10产生，例如一数字控制振荡器(DCO，DigitallyControlledOscillator)。为进行频率合成，振荡器10会被微调以使时钟CKV锁定一时钟CKR，让时钟CKV的频率趋近时钟FREF与频率指令字符FCW的乘积，也就是使平均的周期Tv等于Tr/FCW。频率指令字符FCW可以泛指一实数，具有一整数部份与一小数部份；在图1的例子中，频率指令字符FCW为9/4，其整数部份为2，小数部份则等于1/4。为了要数字地计量时钟CKV的相位，可提供一信号(如一数字字符)PHV[i]。信号PHV[i]可视为一变量相位信号，其是在时钟CKV的每个重点转态处(例如升缘)累计一单位计数；亦即，PHV[i+1]＝PHV[i]+1，下标i为一时序标记，代表时钟CKV的第i个重点转态处。也就是说，随着时间推移，变量相位信号PHV[i]会累计时钟CKV的周期数，以周期Tv为单位来反映时钟CKV的相位。信号PHV[i]的值为整数，因为其是由整数累计而得。为了要数字地计量时钟FREF的相位，时钟FREF的相位信息会在时钟CKV的重点转态处同步呈现，以使时钟FREF的相位信息可以和信号PHV[i]相互比较，因为信号PHV[i]亦是在时钟CKV的重点转态处更新。因此，时钟FREF会被一重定时器12(如一触发器)重定时为时钟CKR。重定时器12用以在时钟CKV的每个重点转态处对时钟FREF进行重定时，据以提供时钟CKR(即一重定时参考时钟)，使时钟CKR的各转态处会和时钟CKV的一重点转态处对齐。响应时钟CKR的触发，可提供一信号PHR[k]以数字地反映时钟FREF的相位。信号PHR[k]为一参考相位信号，其在时钟CKR的每个重点转态处累计频率指令字符FCW，亦即PHR[k+1]＝PHR[k]+FCW，下标k为时序标记，代表时钟CKR的第k个重点转态处。依据频率合成的预期关系，时钟FREF的周期Tr应为时钟CKV的周期Tv乘以频率指令字符FCW，因此，在时钟CKR的各个周期累计频率指令字符FCW，便是用来以周期Tv为单位反映时钟FREF的相位。由于频率指令字符FCW可以有一小数部份，信号PHR[k]也可以有一小数部份。因为时钟CKR被时钟CKV重定时，时钟CKR的各个重点转态处会和时钟CKV中的一重点转态处对齐，而信号PHV[k]，也就是信号PHV[i]在时钟CKR的第k个重点转态处的值，即可和信号PHR[k]相互比较。在图1的例子中，信号PHV[i0]与信号PHR[k0]对齐，信号PHV[i0+3]＝PHV[k0+1]即会同步于信号PHR[k0+1]，以此类推。如图1所示，在时钟CKV的触发下将时钟FREF重定时为时钟CKR会导致一误差e[k]，代表时钟FREF的一重点转态处至时钟CKV的次一重点转态处(即在时钟FREF的该重点转态处之后最接近的时钟CKV重点转态处)之间的时间差(相位误差)。在图1的例子中，当时钟CKV依据预计的关系Tv＝Tr/FCW而锁定时钟FREF时，每四个周期Tr会对齐九个周期Tv，因为FCW＝9/4。亦即，将频率指令字符FCW累计四次等于将单位计数累计九次，因为FCW*4＝(9/4)*4＝1*9。假设时钟FREF与CKV的重点转态处在时间标记k0对齐而使信号PHR[k0]与PHV[i0]相等，则在时钟CKR的四个循环后，时钟FREF与CKV的重点转态处会再度对齐，而信号PHR[k0+4]的值也会符合信号PHV[i0+9](即PHV[k0+4])的值，因为PHR[k0+4]＝PHR[k0]+FCW*4，且PHV[i0+9]＝PHV[i0]+1*9。另一方面，由于频率指令字符FCW有小数部份，即使时钟CKV已锁定时钟FREF，但在时间标记k0至(k0+4)间的每个时间标记k下，时钟FREF的一重点转态处至时钟CKV的次一重点转态处间的时间差仍会是非零的本文档来自技高网...

【技术保护点】
一时间数字转换系统，其特征在于，该时间数字转换系统包含：一频率参考输入端，用以接收一频率参考时钟；一变量时钟输入端，用以接收一变量时钟，该变量时钟的频率高于该频率参考时钟的频率；一功率管理电路，耦接该频率参考输入端与该变量时钟输入端，该功率管理电路输出一延迟的频率参考时钟以及输出仅一个该变量时钟的单一脉冲，该单一脉冲领先于该延迟的频率参考时钟的一转态处；一时间数字转换器，耦接该功率管理电路，用以产生一数字转换输出。

【技术特征摘要】
2011.10.17 US 61/548,096;2012.04.18 US 13/450,2421.一时间数字转换系统，其特征在于，该时间数字转换系统包含：一频率参考输入端，用以接收一频率参考时钟；一变量时钟输入端，用以接收一变量时钟，该变量时钟的频率高于该频率参考时钟的频率；一功率管理电路，耦接该频率参考输入端与该变量时钟输入端，该功率管理电路输出一延迟的频率参考时钟以及输出仅一个该变量时钟的单一脉冲，该单一脉冲领先于该延迟的频率参考时钟的一转态处；一时间数字转换器，耦接该功率管理电路，用以产生一数字转换输出。2.如权利要求1所述的时间数字转换系统，其特征在于，其中该功率管理电路包含：一第一逻辑门，用以依据该频率参考时钟与该延迟的频率参考时钟间的一第一逻辑运算结果而提供一门闩信号；一延迟器，用以延迟该频率参考时钟而提供该延迟频率参考时钟；以及一第二逻辑门，用以依据该变量时钟与该门闩信号间的一第二逻辑运算结果而提供该变量时钟的该单一脉冲。3.如权利要求2所述的时间数字转换系统，其特征在于，其中，当该频率参考时钟由一第一电平转态至一第二电平，该第一逻辑门用以将该门闩信号设定为该第二电平；当该延迟频率参考时钟由该第一电平转态至该第二电平，该第一逻辑门用以将该门闩信号设定为该第一电平；当该门闩信号为该第一电平时，该第二逻辑门用以抑制该变量时钟中的脉冲；当该门闩信号为该第二电平时，该第二逻辑门用以追随该变量时钟。4.如权利要求1所述的时间数字转换系统，其特征在于，其中该功率管理电路包含：一第一逻辑门，用以依据该频率参考时钟与该延迟频率参考时钟间的一第一逻辑运算结果而提供一第一门闩信号；一延迟器，用以延迟该频率参考时钟而提供该延迟频率参考时钟；一电平感测电路，用以依据该变量时钟与该第一门闩信号而提供一第二门闩信号；以及一第二逻辑门，用以依据该变量时钟与该第二门闩信号间的一第二逻辑运算结果而提供该变量时钟的该单一脉冲。5.如权利要求4所述的时间数字转换系统，其特征在于，其中，当该频率参考时...

【专利技术属性】
技术研发人员：卓宜贤，罗伯·伯根·史塔斯魏奇，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71