集成电路器件制造技术

本公开涉及集成电路器件。一种集成电路器件包括：在衬底的有源区上的栅线；在栅线两侧于有源区中的一对源/漏区域；在所述对源/漏区域当中的至少一个源/漏区域上的接触插塞；以及在栅线和接触插塞之间的多层结构绝缘间隔物。多层结构绝缘间隔物可以包括：氧化物层；第一含碳绝缘层，其覆盖氧化物层的邻近于栅线的第一表面；以及第二含碳绝缘层，其覆盖氧化物层的邻近于接触插塞的第二表面，第二表面与氧化物层的第一表面相反。

【技术实现步骤摘要】
集成电路器件
本公开涉及集成电路器件及其制造方法，更具体地，涉及包括场效应晶体管的集成电路器件及其制造方法。
技术介绍
在快速发展的电子产业中，对于半导体器件来说对高速度、高可靠性和多功能性能的需求不断增加。为了满足此需求，半导体器件的结构变得更加复杂并且半导体器件的尺寸被高度小型化。近来，由于半导体器件需要快的操作速度，也需要操作精度，所以用于优化半导体器件中包括的晶体管的结构的各种各样的研究正被开展。具体地，随着栅长度被越发减小，用于电绝缘栅线的层的耐蚀刻性对泄漏电流特性有越来越大的影响。
技术实现思路
本专利技术构思提供一种集成电路器件，其具有能够通过在集成电路器件的制造工艺期间提供所需的耐蚀刻性实现高度按比例缩小的晶体管中的优化的可靠性和性能的结构。本专利技术构思还提供一种制造集成电路器件的方法，其能够通过在集成电路器件的制造工艺期间提供所需的耐蚀刻性实现高度按比例缩小的晶体管中的优化的可靠性和性能。根据本专利技术构思的一方面，提供一种器件，其包括：在衬底的有源区上的栅线；在栅线两侧的有源区中的一对源/漏区域；在所述对源/漏区域当中的至少一个源/漏区域上的接触插塞；以及在栅线和接触插塞之间的多层结构绝缘间隔物，其中多层结构绝缘间隔物包括：氧化物层；第一含碳绝缘层，其覆盖氧化物层的邻近于栅线的第一表面；以及第二含碳绝缘层，其覆盖氧化物层的邻近于接触插塞的第二表面，第二表面与氧化物层的第一表面相反，其中第一含碳绝缘层和第二含碳绝缘层具有不同碳含量。根据本专利技术构思的另一方面，提供一种器件，该器件包括：在衬底上的栅绝缘间隔物，栅绝缘间隔物包括第一含碳绝缘层；在由栅绝缘间隔物限定的空间中的栅线；氧化物层，其覆盖栅线的侧壁，同时栅绝缘间隔物被插置在氧化物层和栅线之间；在栅线的一侧的接触孔，接触孔穿透氧化物层并且暴露衬底的有源区域；在接触孔中的接触绝缘间隔物，接触绝缘间隔物包括具有与第一含碳绝缘层的碳含量不同的碳含量的第二含碳绝缘层；以及在接触孔中的接触插塞，接触插塞被接触绝缘间隔物围绕。根据本专利技术构思的另一方面，提供一种器件，其包括：在衬底的有源区上的栅线；在栅线的两侧于有源区中的一对源/漏区域；在所述对源/漏区域当中的至少一个源/漏区域上的接触插塞；在栅线和接触插塞之间的氧化物层；第一含碳绝缘层，其覆盖氧化物层的邻近于栅线的第一侧壁；以及第二含碳绝缘层，其覆盖氧化物层的邻近于接触插塞的第二侧壁，第二侧壁与氧化物层的第一侧壁相反，其中第一含碳绝缘层和第二含碳绝缘层具有不同碳含量。根据本专利技术构思制造的集成电路器件包括在栅线和接触插塞之间的多层结构绝缘间隔物。该多层结构绝缘间隔物具有被优化以提供足以防止栅线和接触插塞之间的电短路的耐蚀刻性的碳含量。因此，栅线和接触插塞之间的多层结构绝缘间隔物能提供足够低的介电常数并且能防止栅线和接触插塞之间的泄漏电流的出现。附图说明由以下结合附图的详细描述，本专利技术构思的实施方式将被更清楚地理解，其中：图1A到1C是用于解释根据示例性实施方式的集成电路器件的示意图，图1A是集成电路器件的布局示意图，图1B是沿图1A的线B-B'截取的集成电路器件的剖视图，图1C是沿图1A的线C-C'截取的集成电路器件的剖视图；图2是根据示例性实施方式的集成电路器件的俯视图，其由沿图1B的线II-II'截取的剖面得到；图3A和3B是用于解释根据另外的示例性实施方式的集成电路器件的示意图，图3A是集成电路器件的与沿图1A的线B-B'截取的剖面相应的剖视图，图3B是示出图3A中由3B标出的虚线区域中包括的集成电路器件的一些部件的放大视图；图4A和4B是用于解释根据更进一步的示例性实施方式的集成电路器件的示意图，图4A是集成电路器件的与沿图1A的线B-B'截取的剖面相应的剖视图，图4B是集成电路器件的与沿图1A的线C-C'截取的剖面相应的剖视图；图5是根据示例性实施方式的集成电路器件的俯视图，其由沿图4A的线V-V'截取的剖面得到；图6A和6B是用于解释根据再另外的示例性实施方式的集成电路器件的示意图，图6A是集成电路器件的与沿图1A的线B-B'截取的剖面相应的剖视图，图6B是集成电路器件的与沿图1A的线C-C'截取的剖面相应的剖视图；图7A和7B是用于解释根据再另外的示例性实施方式的集成电路器件的示意图，图7A是集成电路器件的与沿图1A的线B-B'截取的剖面相应的剖视图，图7B是集成电路器件的与沿图1A的线C-C'截取的剖面相应的剖视图；图8是用于解释根据再另外的示例性实施方式的集成电路器件的剖视图；图9A和9B是用于解释根据再另外的示例性实施方式的集成电路器件的示意图，图9A是集成电路器件的布局示意图，图9B是沿图9A的线C-C'截取的集成电路器件的剖视图；图10A到21B是根据示例性实施方式的根据工艺顺序示出的剖视图，以解释制造集成电路器件的方法，图10A、11A、……、21A是集成电路器件的与沿图1A的线B-B'截取的剖面相应并且根据工艺顺序被示出的剖视图，图10B、11B、……、21B是集成电路器件的与沿图1A的线C-C'截取的剖面相应并且根据工艺顺序被示出的剖视图；以及图22是根据示例性实施方式的电子系统的示意框图。具体实施方式现在将在下文中参考附图更充分地描述本公开，其中各种各样的实施方式被示出。然而，本专利技术可以以许多不同的形式被实施并且不应被解释为限于此处阐释的示例实施方式。这些示例实施方式仅是示例，并且许多实施方式和变化是可能的，其不需要这里提供的细节。还应强调，本公开提供了替换示例的细节，但是这样的对替换物的列举不是穷尽性的。此外，各种各样的示例之间细节的任何一致性不应被解释为需要这样的细节，对这里描述的每个特征列出每种可能的变化是不切实际的。在确定本专利技术的要求时应参考权利要求的语言。在图中，为了清晰，层和区域的尺寸和相对尺寸可以被夸大。相同附图标记始终指代相同元件。尽管不同的图示出示例实施方式的变化，但是这些图不必然地是要彼此相互排斥。更确切地，如同将由以下详细描述的上下文见到的那样，当将图及其描述作为整体考虑时，不同图中绘示和描述的某些特征能与来自另外的图的另外的特征组合以导致各种各样的实施方式。尽管可以使用诸如“一种实施方式”或“某些实施方式”的语言提及这里描述的图，但是这些图及其相应描述不是要与另外的图或描述相互排斥，除非上下文如此表示。因此，来自某些图的某些方面可以与另外的图中的某些特征相同，以及/或者某些图可以是具体示例性实施方式的不同的表现或不同的部分。将理解，尽管术语第一、第二、第三等可以在此被用来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应被这些术语限制。除非上下文另行指示，这些术语，例如作为命名约定，仅用来将一元件、部件、区域、层或部分与另外的元件、部件、区域、层或部分区分开。因此，以下在本说明书的一个部分中讨论的第一元件、部件、区域、层或部分能在说明书的另外的部分中或在权利要求中被称为第二元件、部件、区域、层或部分，而不背离本专利技术的教导。此外，在某些情况下，即使在本说明书中术语不使用“第一”、“第二”等被描述，在权利要求中它仍可以被称为“第一”或“第二”以便于将不同的被要求的元件彼此区分开。这里描述的实施方式将参考借助于理想示本文档来自技高网...

【技术保护点】
一种集成电路器件，包括：在衬底的有源区上的栅线；在所述栅线的两侧于所述有源区中的一对源/漏区域；在所述对源/漏区域当中的至少一个源/漏区域上的接触插塞；以及在所述栅线和所述接触插塞之间的多层结构绝缘间隔物，其中所述多层结构绝缘间隔物包括：氧化物层；第一含碳绝缘层，其覆盖所述氧化物层的邻近于所述栅线的第一表面；以及第二含碳绝缘层，其覆盖所述氧化物层的邻近于所述接触插塞的第二表面，所述第二表面与所述氧化物层的所述第一表面相反，以及其中所述第一含碳绝缘层和所述第二含碳绝缘层具有不同的碳含量。

【技术特征摘要】
2016.02.01 KR 10-2016-00124521.一种集成电路器件，包括：在衬底的有源区上的栅线；在所述栅线的两侧于所述有源区中的一对源/漏区域；在所述对源/漏区域当中的至少一个源/漏区域上的接触插塞；以及在所述栅线和所述接触插塞之间的多层结构绝缘间隔物，其中所述多层结构绝缘间隔物包括：氧化物层；第一含碳绝缘层，其覆盖所述氧化物层的邻近于所述栅线的第一表面；以及第二含碳绝缘层，其覆盖所述氧化物层的邻近于所述接触插塞的第二表面，所述第二表面与所述氧化物层的所述第一表面相反，以及其中所述第一含碳绝缘层和所述第二含碳绝缘层具有不同的碳含量。2.根据权利要求1所述的集成电路器件，还包括：在所述第一含碳绝缘层和所述氧化物层的所述第一表面之间的硅氮化物层。3.根据权利要求1所述的集成电路器件，其中所述第一含碳绝缘层具有第一碳含量，以及所述第二含碳绝缘层具有大于所述第一碳含量的第二碳含量。4.根据权利要求1所述的集成电路器件，其中所述第一含碳绝缘层具有选自5原子百分比到15原子百分比的范围的第一碳含量，以及所述第二含碳绝缘层具有选自10原子百分比到25原子百分比的范围且大于所述第一碳含量的第二碳含量。5.根据权利要求1所述的集成电路器件，其中所述第一含碳绝缘层和所述第二含碳绝缘层中的每个包括SiCN、SiOCN或其组合。6.根据权利要求1所述的集成电路器件，其中所述第一含碳绝缘层包括具有第一碳含量的SiOCN层，以及所述第二含碳绝缘层包括具有大于所述第一碳含量的第二碳含量的SiOCN层或SiCN层。7.根据权利要求1所述的集成电路器件，其中所述多层结构绝缘间隔物还包括：在所述氧化物层的所述第二表面和所述第二含碳绝缘层之间的硅氮化物层。8.根据权利要求1所述的集成电路器件，还包括：阻挡绝缘层，其覆盖所述栅线、所述氧化物层和所述第一含碳绝缘层并且围绕所述接触插塞。9.根据权利要求1所述的集成电路器件，其中所述第二含碳绝缘层的宽度小于所述第一含碳绝缘层的宽度。10.根据权利要求1所述的集成电路器件，其中所述氧化物层的在所述第二含碳绝缘层和所述第一含碳绝缘层之间的最窄部分的宽度小于所述第一含碳绝缘层的宽度。11.根据权利要求1所述的集成电路器件，还包括：覆盖所述栅线的底表面和侧壁的栅绝缘层，其中所述第一含碳绝缘层接触所述栅绝缘层。12.根据权利要求1所述的集成电路器件，其中所述第二含碳绝缘层接触所述接触插塞。13.根据权利要求1所述的集成电路器件，其中所述第一含碳绝缘层沿所述栅线的长度方向在所述栅线的侧壁上直线延伸，以及所述第二含碳绝缘层在所述至少一个源/漏区域上具有环形形状，所述环形形状围绕所述接触插塞的下部。14.根据权...

【专利技术属性】
技术研发人员：卓容奭，李泰宗，金泫升，具本荣，朴起演，朴起宽，朴美善，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR