半导体装置以及半导体装置的控制方法制造方法及图纸

本发明专利技术涉及一种半导体装置以及半导体装置的控制方法。在半导体装置中，减小了当使用共享资源时进行仲裁所需的CPU的负荷。所述半导体装置包括CPU部件和硬件IP。在CPU部件中，执行软件模块。所述硬件IP包括存储单元、仲裁单元和计算单元。所述存储单元包括分别接收软件模块发送的操作请求的控制接收单元。计算单元基于从所述控制接收单元发送的操作请求来执行处理。所述仲裁单元控制在所述控制接收单元和所述计算单元之间的信息传输，使得所述计算单元只从所述控制接收单元中的任一个接收操作请求。

【技术实现步骤摘要】
半导体装置以及半导体装置的控制方法相关申请的交叉引用包括说明书、附图和摘要的、于2015年12月2日提交的日本专利申请No.2015-235387的公开的全部内容以引用方式并入本文中。
本专利技术涉及半导体装置和半导体装置的控制方法。
技术介绍
SoC(片上系统)是其中集成了多个功能的半导体芯片。SoC包括多个CPU。在SoC中，同时执行多个应用。近年来，通过改进上面安装有SoC的系统的性能，推进SoC的规模扩大。在SoC中，可同时从多个应用接收对半导体芯片的硬件IP(知识产权(intellectualproperty))的操作请求。硬件IP是为了形成半导体芯片针对各功能收集的部分电路信息并且是由硬件实现的信息。在这种情况下，为了避免故障等，必须仲裁彼此冲突的操作请求。作为这种仲裁的方法，提出了通过软件处理来仲裁彼此冲突的操作请求的方法(日本未审专利申请公开No.2010-140290)。在这种方法中，通过在多个CPU之间执行通信来调节优先级并且基于调节的结果来使用共享资源。还提出了通过软件处理来仲裁彼此冲突的操作请求的另一种方法(日本未审专利申请公开No.2011-232956)。在这种方法中，操作系统和/或应用(软件)执行发信号(semaphore)管理，使得获取共享资源的使用权。
技术实现思路
然而，专利技术人发现如上所述的仲裁方法具有下述的问题。在上述的仲裁方法中，为了获取使用共享资源的权限，必须通过CPU之间的通信以及操作系统和应用(软件)之间的通信来执行仲裁处理。因此，仲裁处理的响应取决于CPU吞吐量、操作系统和应用(软件)。随着半导体装置的硬件IP的速度增加，软件的响应频率增大并且施加到CPU的负荷也增大。因此，难以通过软件实现仲裁处理的响应性能。通过对本说明书的描述和附图，其他目的和新颖特征将变得清楚。根据实施例，一种半导体装置包括在其中执行多个软件模块的CPU部件和硬件IP。该硬件IP包括：第一存储单元，其包括接收多个软件模块中的操作请求的多个控制接收单元；计算单元，其基于操作请求来执行处理；以及仲裁单元，其控制多个控制接收单元和计算单元之间的信息传输，使得计算单元只接收一个操作请求。根据实施例，在包括其中执行多个软件模块的CPU部件和硬件IP的半导体装置中，一种半导体装置的控制方法控制硬件IP的第一存储单元中包括的多个控制接收单元和硬件IP的计算单元之间的信息传输，使得计算单元只从接收多个软件模块的操作请求的多个控制接收单元中的任一个接收操作请求。根据实施例，可以减小当使用半导体装置中的共享资源时进行仲裁所需的CPU的负荷。附图说明图1是示意性示出根据第一实施例的半导体装置的硬件配置的框图。图2是示意性示出根据第一实施例的半导体装置的配置的框图。图3是示出根据第一实施例的半导体装置中的仲裁操作的框图。图4是示出根据第一实施例的半导体装置的计算单元的响应操作的框图。图5是示意性示出根据第二实施例的半导体装置的配置的框图。图6是示意性示出根据第三实施例的半导体装置的配置的框图。图7是示意性示出根据第四实施例的半导体装置的配置的框图。图8是示出根据第四实施例的半导体装置的操作的框图。具体实施方式下文中，将参照附图描述本专利技术的实施例。在各附图中，用相同的参考符号指代相同的组件并且酌情省略冗余的描述。第一实施例将描述根据第一实施例的半导体装置100。图1是示意性示出根据第一实施例的半导体装置100的硬件配置的框图。半导体装置100包括CPU(中央处理单元)10_1至10_N(N是大于或等于2的整数)和硬件IP(知识产权)11。CPU10_1至10_N和硬件IP11可通过总线20进行彼此之间信息的发送和接收。CPU10_1至10_N被配置为能够执行预定的操作系统。操作系统可由CPU10_1至10_N中的任一个来执行或者可由多个CPU来执行。这个示例表明CPU10_1至10_N分别执行操作系统OS_1至OS_N。下文中，为了简化描述，CPU10_1至10_N也被称为CPU部件10。在各操作系统中，执行一个或多个软件模块。这里，假定CPU10_1至10_N(也就是说，操作系统OS_1至OS_N)分别执行软件模块S1至Sn。硬件IP11包括存储单元1、仲裁单元2和计算单元3。存储单元1设置有分别与将执行的软件模块S1至Sn对应的控制接收单元CR1至CRn。控制接收单元CR1至CRn中的每个包括例如独立的寄存器。换句话讲，控制接收单元CR1至CRn与软件模块S1至Sn分别具有一一对应的关系，没有重叠。换句话讲，控制接收单元CRi(i是满足1≤i≤n的整数)只从软件模块Si接收操作请求并且只将控制接收单元Cri中的信息发送到软件模块Si。仲裁单元2控制控制接收单元CR1至CRn和计算单元3之间的信息交换(信息传输)，使得只有来自控制接收单元CR1至CRn中的任一个的操作请求被发送到计算单元3。另外，仲裁单元2控制控制接收单元CR1至CRn和计算单元3之间的信息交换(信息传输)，使得作为由计算单元3根据接收到的操作请求而执行的操作的结果生成的信息(响应信息)被传输到已经输出操作请求的控制接收单元。计算单元3是CPU10_1至10_N共享的共享资源。计算单元3根据来自软件的操作请求来执行处理。下文中，将具体描述半导体装置100中的操作请求的仲裁操作。这里，为了简化描述，将描述有四个软件模块S1至S4操作并且在半导体装置100中设置与这四个软件模块S1至S4对应的四个控制接收单元CR1至CR4的示例。图2是示意性示出根据第一实施例的半导体装置100的配置的框图。为了简化附图，在图2中未示出操作系统和总线。首先，软件模块S1至S4同时或者以接近的定时将操作请求OR1至OR4分别发送到控制接收单元CR1至CR4。控制接收单元CR1至CR4分别保持接收到的操作请求OR1至OR4。仲裁单元2根据设置的仲裁方法，从控制接收单元CR1至CR4所保持的操作请求之中选择将被传递到计算单元3的操作请求。例如，仲裁单元2可应用诸如轮询和LRU(最近最少使用)的仲裁方法作为仲裁方法。仲裁单元2可随机地选择控制接收单元。仲裁单元2进行操作，使得根据设置的仲裁方法将所选择的控制接收单元所保持的操作请求发送到计算单元3。如图2中所示，仲裁单元2包括开关电路2A(也被称为第一开关电路)和控制单元2B。开关电路2A包括开关元件Q1至Q4。开关元件Q1可由诸如MOSFET(金属氧化物半导体场效应晶体管)的晶体管和双极性晶体管形成。在这个示例中，开关元件Q1至Q4被分别插入控制接收单元CR1至CR4和计算单元3之间。控制单元2B通过控制信号CON1至CON4来断开/闭合(截止/导通)开关元件Q1至Q4。例如，当开关元件Q1至Q4是MOSFET时，控制单元2B通过向开关元件Q1至Q4的栅极(控制端子)施加栅极电压(也就是说，控制信号CON1至CON4)来控制开关元件Q1至Q4的断开/闭合(截止/导通)。在本实施例中，控制单元2B控制开关元件Q1至Q4，使得开关元件Q1至Q4中只有一个闭合(变成导通)。控制单元2B根据上述设置的仲裁方法，选择被发送操作请求的控制接收单元。这里，将描述选择控制接收单元CR2作为被发送操作请求的控制接收单元的情况。图本文档来自技高网...

【技术保护点】
一种半导体装置，包括：CPU部件，在所述CPU部件中执行多个软件模块；以及硬件IP，所述硬件IP基于由所述CPU部件发送的操作请求来执行处理，其中，所述硬件IP包括：第一存储单元，所述第一存储单元包括多个控制接收单元，所述多个控制接收单元接收由所述软件模块中的每个软件模块发送的操作请求，计算单元，所述计算单元基于从所述控制接收单元发送的操作请求来执行处理，以及仲裁单元，所述仲裁单元控制在所述控制接收单元和所述计算单元之间的信息传输，使得所述计算单元只从所述控制接收单元中的任一个接收操作请求。

【技术特征摘要】
2015.12.02 JP 2015-2353871.一种半导体装置，包括：CPU部件，在所述CPU部件中执行多个软件模块；以及硬件IP，所述硬件IP基于由所述CPU部件发送的操作请求来执行处理，其中，所述硬件IP包括：第一存储单元，所述第一存储单元包括多个控制接收单元，所述多个控制接收单元接收由所述软件模块中的每个软件模块发送的操作请求，计算单元，所述计算单元基于从所述控制接收单元发送的操作请求来执行处理，以及仲裁单元，所述仲裁单元控制在所述控制接收单元和所述计算单元之间的信息传输，使得所述计算单元只从所述控制接收单元中的任一个接收操作请求。2.根据权利要求1所述的半导体装置，其中，所述仲裁单元根据设置的仲裁方法，选择作为将由所述计算单元接收的操作请求的发送源的控制接收单元。3.根据权利要求2所述的半导体装置，其中，所述仲裁单元包括：第一开关电路，所述第一开关电路包括被并行地插入在所述控制接收单元中的每个控制接收单元和所述计算单元之间的多个开关元件，以及控制单元，所述控制单元控制所述开关元件的断开/闭合，以及其中，所述仲裁单元闭合与选择的所述控制接收单元耦合的开关元件并且断开与除了选择的所述控制接收单元之外的所述控制接收单元耦合的开关元件。4.根据权利要求1所述的半导体装置，其中，提供数量与所述软件模块的数量相同的所述控制接收单元，以及其中，所述控制接收单元分别从不同的软件模块接收操作请求。5.根据权利要求1所述的半导体装置，还包括：第二存储单元，所述第二存储单元被配置为能够存储一个或多个操作请求，其中，所述控制接收单元的数量小于所述软件模块的数量，其中，所述控制接收单元的一部分或全部从两个或更多个软件模块接收操作请求，其中，从两个或更多个软件模块接收操作请求的控制接收单元将接收到的所述操作请求顺序地存储在所述第二存储单元中，以及其中，所述仲裁单元控制在所述控制接收单元和所述计算单元之间的信息传输，使得所述计算单元只从所述控制接收单元中的任一个和所述第二存储单元接收操作请求。6.根据权利要求5所述的半导体装置，其中，所述控制接收单元的一部分或全部只从所述软件模块中的任一个接收操作请求，以及其中，只从所述软件模块中的任一个接收操作请求的控制接收单元将接收到的所述操作请求存储在所述第二存储单元中。7.根据权利要求5所述的半导体装...

【专利技术属性】
技术研发人员：长谷昌，津田哲治，西川直宏，井上由纪，望月诚二，松原胜重，今冈连，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP