一种基于SOC架构的GNSS卫星接收机基带硬件平台电路结构制造技术

本发明专利技术提供了一种基于SOC架构的GNSS卫星接收机基带硬件平台电路结构，该结构主要包括SOC处理器模块、平台硬件基础资源模块和输入输出接口模块。本发明专利技术提供的基于SOC架构的GNSS接收机基带硬件电路平台使得现有的GNSS接收机打开了接收处理全球可用的众多的GNSS卫星信号数据传输、处理和多元化的接口瓶颈，适应现在的GNSS发展和用户对多模多频卫星信号使用的需要。电路结构简单实用、功能强大，使用过程方便快捷，工作性能稳定可靠，适用范围较为广泛。

【技术实现步骤摘要】
一种基于SOC架构的GNSS卫星接收机基带硬件平台电路结构
本专利技术涉及GNSS导航卫星接收机应用领域，尤其涉及一种基于SOC的GNSS卫星信号处理的基带硬件平台电路结构。
技术介绍
GNSS(GlobalNavigationSatelliteSystem)是一种利用卫星发射信号，地球表面或邻近地面的接收机接收信号来测量观测物的位置和时间等信息的全球导航卫星系统。GNSS卫星信号包含北斗卫星导航系统(BDS)、美国的GPS、俄罗斯的GLONASS、欧洲的GALILEO，以及相关的增强系统，如美国的WAAS(广域增强系统)、欧洲的EGNOS(欧洲静地导航重叠系统)和日本的MSAS(多功能运输卫星增强系统)等，还涵盖在建和以后要建设的其他卫星导航系统。其中BDS、GPS和GALILEO信号采用典型的码分多址(CDMA)调制技术进行合成，GLONASS信号采用频分多址(FDMA)调制技术合成，其完整信号主要包括载波、伪随机码和数据码等三种分量。BDS信号载波分别记作B1(1561.098MHz)、B2(1207.14MHz)和B3(1268.52MHz)。GPS信号载波分别记作L1(1575.42MHz)、L2(1227.6MHz)和L5(1176.45MHz)。GLONASS信号载波分别记作G1(1602MHz)、G2(1246MHz)。GALILEO信号载波分别记作E1(1589.74MHz)、E2(1561.1MHz)、E5a(1176.45MHz)、E5b(1207.14MHz)和E6(1278.75MHz)。共计四系统十三个频点，每个卫星系统的各个卫星都在各自的两个或者三个载波频率上发射广播测距码和导航信息。射频通道接收完所有信号后，基带电路平台对信号进行信号相关、捕获、跟踪、导航电文解析、定位解算、以及RTK(Real-timekinematic，载波相位差分技术)高精度解算，并把原始观测数据、RTK、PPP(precisepointpositioning，精密单点定位)定位结果数据输出。在现有技术中，有一种设计方案是选择了分离式的平台作为GNSS接收机基带平台，采用1颗FPGA(Field－ProgrammableGateArray，现场可编程门阵列)芯片加1颗MCU芯片(这里MCU包含ARM或者DSP，以下统一称为MCU)，两者以独立形式放置在接收机的同一个电路板配合工作，一般采用EMIF(外部存储器连接接口)，完成对GNSS中频信号的处理，其中FPGA芯片主要完成相关、捕获、跟踪，MCU芯片完成对FPGA的控制、导航电文解析、定位解算和高精度解算等，数据输出接口包含UART(UniversalAsynchronousReceiver/Transmitter，通用异步收发传输器)、USB、10M以太网，不具备大容量存储功能。每一颗卫星系统具有多个卫星平均可视卫星约为9至10颗，如果按总共十三个频点计算，那么FPGA传输给MCU的数据量是非常巨大的，再由于GNSS接收机的对实时性的要求高，采用的是分离式平台时，两颗芯片间的传输数据称为了一个瓶颈，导致现有GNSS接收机不能实现全面的多系统接收处理，并以兼容多种外部设备接口。
技术实现思路
鉴于目前GNSS导航卫星接收机领域存在的上述不足，本专利技术提供一种能有效解决现有GNSS多系统的卫星环境，具有多种数据通讯接口形式和大容量存储功能的GNSS接收机基带硬件电路结构，具体方案如下：本专利技术提供了一种基于SOC架构的GNSS卫星接收机基带硬件平台电路结构，所述结构包括SOC处理器模块、平台硬件基础资源模块和输入输出接口模块；该SOC处理器模块包括PLPL(ProgrammableLogic，可编程逻辑)处理器、PS(ProcessingSystem，处理器系统)双核处理器，PS双核处理器包括PS-A内核和PS-B内核；平台硬件基础资源模块包括NorFlash电路单元、通信电路单元、扩展内存电路单元、存储电路单元和OCXO时钟电路单元；输入输出接口模块包括外部事件输入信号电路单元、秒脉冲信号输出电路单元、PL处理器产生的UART电路单元、SPI(SerialPeripheralInterface，串行外设接口)电路单元、RTC(Real-TimeClock，实时时钟)电路单元、TCXO(TemperatureCompensatedCrystalOscillator，温度补偿晶体振荡器)单元、IIC(Inter-IntegratedCircuit，集成电路总线)接口电路单元、CAN(ControlAreaNetwork，控制器局域网)接口电路单元、USB接口电路单元、PS双核处理器产生的UART接口电路单元和以太网电路单元；SOC处理器模块接收外部射频电路产生的GNSS中频信号，在PL处理器进行处理后输出到PS-B内核，PS-B内核对GNSS信号电文原始数据进行解析、GNSS定位解算和高精度解算并产生GNSS卫星的原始数据和定位后传输到PS-A内核，PS-A内核将数据输出到输入输出接口模块，由输入输出接口模块进行输出与外设设备进行数据交互通讯。上述一种SOC架构的GNSS卫星接收机基带硬件平台电路结构，其中，采用LPDDR2(LowPowerDoubleDataRate)内存作为扩展内存电路单元，采用EMMC(EmbeddedMultiMediaCard)存储器作为存储电路单元，并把原始观测数据、RTK、PPP定位结果数据通过输入输出接口模块进行输出；所述LPDDR2内存数据接口为32bit，地址位宽为10bit。上述一种SOC架构的GNSS卫星接收机基带硬件平台电路结构，其中，SOC处理器模块为单颗SOC芯片，GNSS基带信号采用PL处理器处理，GNSS数据解算采用PS双核处理器，PL处理器与PS双核处理器之间采用SOC芯片内部的AXI_ACP通讯总线进行数据交互。上述一种SOC架构的GNSS卫星接收机基带硬件平台电路结构，其中，TCXO单元/OCXO时钟电路单元用于产生本地时并输出给PL处理器，作为GNSS信号本地时间复现的钟源。上述一种SOC架构的GNSS卫星接收机基带硬件平台电路结构，其中，存储电路单元与SOC处理器模块之间采用SDIO通讯接口电路，存储内容包含接收机的应用程序和GNSS的应用数据。上述一种SOC架构的GNSS卫星接收机基带硬件平台电路结构，其中，通信电路单元包含WiFi/BT芯片电路、蓝牙天线电路、WiFi天线电路、通信工作状态开关控制电路和数字通讯接口SDIO电路。上述一种SOC架构的GNSS卫星接收机基带硬件平台电路结构，其中，，NorFlash电路单元包含NorFlash电路和QSPI工作模式电路，NorFlash用于完成基带平台的BOOT程序存储。上述一种SOC架构的GNSS卫星接收机基带硬件平台电路结构，其中，以太网电路单元包含以太网物理层收发电路、网络时钟电路，以太网物理层收发电路与PS-B内核的MIO接口连接，由PS-B内核控制网络物理层电路；以太网电路单元对外提供10M和100M速率的数据传输接口。上述一种SOC架构的GNSS卫星接收机基带硬件平台电路结构，其中，PS双核处理器产生的UART接口电路单元具有本文档来自技高网...

【技术保护点】
一种基于SOC架构的GNSS卫星接收机基带硬件平台电路结构，其特征在于，所述结构包括SOC处理器模块、平台硬件基础资源模块和输入输出接口模块；该SOC处理器模块包括PL处理器、PS双核处理器，PS双核处理器包括PS‑A内核和PS‑B内核；平台硬件基础资源模块包括Nor Flash电路单元、通信电路单元、扩展内存电路单元、存储电路单元和OCXO时钟电路单元；输入输出接口模块包括外部事件输入信号电路单元、秒脉冲信号输出电路单元、PL处理器产生的UART电路单元、SPI电路单元、RTC电路单元、TCXO单元、IIC接口电路单元、CAN接口电路单元、USB接口电路单元、PS双核处理器产生的UART接口电路单元和以太网电路单元；SOC处理器模块接收外部射频电路产生的GNSS中频信号，在PL处理器进行处理后输出到PS‑B内核，PS‑B内核对GNSS信号电文原始数据进行解析、GNSS定位解算和高精度解算并产生GNSS卫星的原始数据和定位后传输到PS‑A内核，PS‑A内核将数据输出到输入输出接口模块，由输入输出接口模块进行输出与外设设备进行数据交互通讯。

【技术特征摘要】
1.一种基于SOC架构的GNSS卫星接收机基带硬件平台电路结构，其特征在于，所述结构包括SOC处理器模块、平台硬件基础资源模块和输入输出接口模块；该SOC处理器模块包括PL处理器、PS双核处理器，PS双核处理器包括PS-A内核和PS-B内核；平台硬件基础资源模块包括NorFlash电路单元、通信电路单元、扩展内存电路单元、存储电路单元和OCXO时钟电路单元；输入输出接口模块包括外部事件输入信号电路单元、秒脉冲信号输出电路单元、PL处理器产生的UART电路单元、SPI电路单元、RTC电路单元、TCXO单元、IIC接口电路单元、CAN接口电路单元、USB接口电路单元、PS双核处理器产生的UART接口电路单元和以太网电路单元；SOC处理器模块接收外部射频电路产生的GNSS中频信号，在PL处理器进行处理后输出到PS-B内核，PS-B内核对GNSS信号电文原始数据进行解析、GNSS定位解算和高精度解算并产生GNSS卫星的原始数据和定位后传输到PS-A内核，PS-A内核将数据输出到输入输出接口模块，由输入输出接口模块进行输出与外设设备进行数据交互通讯。2.根据权利要求1所述的一种SOC架构的GNSS卫星接收机基带硬件平台电路结构，其特征在于，采用LPDDR2内存作为扩展内存电路单元，采用EMMC存储器作为存储电路单元，并把原始观测数据、RTK、PPP定位结果数据通过输入输出接口模块进行输出；所述LPDDR2内存数据接口为32bit，地址位宽为10bit。3.根据权利要求1所述的一种SOC架构的GNSS卫星接收机基带硬件平台电路结构，其特征在于，SOC处理器模块为单颗SOC芯片，GNSS基带信号采用PL处理器处理，GNSS数据解算采用PS双核处理器，PL处理器与PS双核处理器之间采用SOC芯片内部的AXI_ACP通讯总线进行数据交互。4.根据权利要求1所述的一种SOC架构的GNSS卫星接收机基带硬件平台电路结构，其特征在于，TCXO单元/OCXO时钟电路单元用于产生本地时并输出给PL处理器，作为GNSS信号本地时间复现的钟源。5.根据权利要求1所述的一种SOC架构的GNSS卫星接收机基带硬件平台电路结构，其特征在于，存储电路单元与SOC处理器模块之间采用SDIO通讯接口电路，存储内容包含接收机的应用程序和GNSS的应用数据。6.根据权利要求1所述的一种SOC架构的GNSS卫星接收机基带硬件平台电路结构，其特征在于，通信电路单元包含WiFi/BT芯片电路、蓝牙天线电路、WiFi天线电路、通信工作状态开关控制电路和数字通讯接口SDIO电路。7.根据权利要求1所述的一种SOC架构的GNSS卫星接收机基带硬件平台电路结构，其特征在于，NorFlash电路单元包含NorFlash电路和QSPI工作模式电路，NorFlash用于完成基带平台的BOOT程序存储。8.根据权利要求1所述的一种SOC架构的GNSS卫星接收机基带硬件平台电路结构，其特征在于，以太网电路单元包含以太网物理层收发电路、网络时钟电路...

【专利技术属性】
技术研发人员：张沛尧，王超，杨荣仕，刘强，王杰俊，
申请(专利权)人：上海双微导航技术有限公司，
类型：发明
国别省市：上海,31