半导体元件结构制造技术

本公开提供了一种半导体元件结构及其形成方法。半导体元件结构包括半导体基底及位于半导体基底之上的介电层。半导体元件结构还包括位于介电层之中的导电部件。导电部件包括触媒层及导电构件，且触媒层介于导电构件与介电层之间。触媒层物理接触导电构件，且触媒层连续地围绕导电构件的侧壁及底部。触媒层的材质不同于导电构件的材质，且触媒层具有降低导电构件的一形成温度的能力。

Semiconductor device structure

The present disclosure provides a semiconductor device structure and a method of forming the same. The semiconductor device structure includes a semiconductor substrate and a dielectric layer disposed over the semiconductor substrate. The semiconductor device structure also includes a conductive member located in the dielectric layer. The conductive component comprises a catalyst layer and a conductive component, and the catalyst layer is between the conductive component and the dielectric layer. The catalyst layer physically contacts the conductive member, and the catalyst layer surrounds the sidewalls and the base of the conductive member continuously. The material of the catalyst layer is different from the material of the conductive component, and the catalyst layer has the ability to reduce the formation temperature of the conductive member.

【技术实现步骤摘要】
半导体元件结构
本公开有关于半导体元件结构及其形成方法，且特别是有关于半导体元件结构的内连线结构。
技术介绍
半导体集成电路(IC)工业已历经快速发展的阶段。集成电路材料及设计在技术上的进步已生产出许多代的集成电路。每一代的集成电路比前代的集成电路具有更小且更复杂的电路。在集成电路发展的进程中，功能性密度(亦即每一个芯片区域中内连接元件的数目)已经普遍增加，而几何尺寸(亦即制程中所能创造出最小的元件或线路)则是下降。这种微缩化的过程通常可因增加生产效率及降低相关成本而提供许多利益。为了符合元件密度需求，工业上采用的方法之一是在内连线结构中使用镶嵌(damascene)结构及/或双镶嵌(dual-damascene)结构。在镶嵌制程中，将下方绝缘层图案化而形成沟槽及/或通孔(viahole)。之后，沉积导电材料并将其研磨至目标厚度以形成图案化的导电部件(conductivefeature)。双镶嵌制程使用相似的方式，并在单一的导电材料沉积中填充两相连开口(例如，沟槽及通孔)以形成两相连导电部件。然而，随着特征尺寸进一步缩小及元件密度需求的增加，两部件(例如，内连线结构)间的间距也相应缩小。因此，制程也持续变得更加难以实施。于半导体元件之中形成具有间距越来越小的内连线结构面临着挑战。
技术实现思路
本公开的实施例提供一种半导体元件结构，包括：一半导体基底；一介电层，位于该半导体基底之上；以及一导电部件，位于该介电层之中，其中：该导电部件包括一触媒层及一导电构件，该触媒层介于该导电构件与该介电层之间，该触媒层物理接触该导电构件，该触媒层连续地围绕该导电构件的一侧壁及一底部，该触媒层的材质不同于该导电构件的材质，以及该触媒层具有降低该导电构件的一形成温度的能力。本公开的实施例提供一种半导体元件结构，包括：一半导体基底；一介电层，位于该半导体基底之上；以及一导电部件，位于该介电层之中，其中：该导电部件包括一触媒层及一导电构件，该触媒层介于该导电构件与该介电层之间，该导电构件大抵填充了由该触媒层所围绕出的一空间，该导电构件的导电率大于铜，以及该触媒层具有降低该导电构件的一形成温度的能力。本公开的实施例提供一种半导体元件结构的形成方法，包括：于一半导体基底之上形成一介电层；于该介电层之中形成一开口；于该开口的一侧壁及一底部上形成一触媒层；以及直接于该触媒层之上形成一导电构件，其中该触媒层可以降低该导电构件的一形成温度。附图说明图1A-1D显示根据一些实施例的半导体元件结构的数阶段制程剖面图。图2A-2G显示根据一些实施例的半导体元件结构的数阶段制程剖面图。图3显示根据一些实施例的一部分半导体元件结构的剖面图。图4显示根据一些实施例的一部分半导体元件结构的上视图。图5显示根据一些实施例的半导体元件结构的剖面图。图6A-6B显示根据一些实施例的半导体元件结构的数阶段制程剖面图。【符号说明】100～半导体基底；102a、102b～导电部件；104～介电层；106～蚀刻停止层；108～介电层；110A、110B～通孔；112、112A、112B～沟槽；114～阻障层；116～触媒层；118～导电层；120、122A、122B～导电部件；202、202’、202”～阻障层；204A、204B～导电部件；206～触媒层；208～导电层；209～子层；210～导电层；212A、212B～导电构件；214～导电构件；216A、216B～导电部件；218～蚀刻停止层；220～介电层；222A、222B～开口；224A、224B～导电部件；S～空间(或空隙)。具体实施方式以下的公开内容提供许多不同的实施例或范例，以实施本案的不同特征。而本公开以下的公开内容是叙述各个构件及其排列方式的特定范例，以求简化说明。当然，这些特定的范例并非用以限定。例如，若是本公开以下的内容叙述了将一第一特征形成于一第二特征之上或上方，即表示其包含了所形成的上述第一特征与上述第二特征是直接接触的实施例，亦包含了尚可将附加的特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与上述第二特征可能未直接接触的实施例。再者，在以下叙述提及在第二制程前进行第一制程，可包括第二制程于第一制程之后立刻进行的实施例，且亦可包括附加制程于第一制程与第二制程之间进行的实施例。另外，本公开中不同范例可能使用重复的参考符号及/或标记。这些重复为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。再者，为了方便描述图式中一元件或特征部件与另一(多)元件或(多)特征部件的关系，可使用空间相关用语，例如“在。。。之下”、“下方”、“较下部”、“上方”、“较上部”及类似的用语等。除了图式所绘示的方位之外，空间相关用语用以涵盖使用或操作中的装置的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。本公开的一些实施例叙述如下。可于这些实施例中所述的步骤之前、期间、及/或之后进行其他附加的处理。所叙述的一些步骤可在不同的实施例中被置换或排除。可于半导体元件结构中增加附加的构件。以下所述的一些构件，可于不同的实施例中被置换或排除。虽然，所叙述的一些实施例具有特定的处理顺序，然而这些处理亦可改以其他符合逻辑的顺序进行。图1A-1D显示根据一些实施例的半导体元件结构的制程剖面图。如图1A所示，提供或取得半导体基底100。在一些实施例中，半导体基底100包括半导体晶圆(semiconductorwafer)、一部分的半导体晶圆、或半导体晶粒(semiconductordie)。半导体晶圆(例如硅晶圆)可包含元件构件(deviceelements)，例如是有源元件及/或无源元件。在一些实施例中，半导体基底100包括硅或其他元素半导体材料(elementarysemiconductormaterials)，例如锗(germanium)。在一些其他实施例中，半导体基底100包括化合物半导体(compoundsemiconductor)。化合物半导体可包括碳化硅(siliconcarbide)、砷化镓(galliumarsenide)、砷化铟(indiumarsenide)、磷化铟(indiumphosphide)、其他适合的化合物半导体、或前述的组合。在一些实施例中，半导体基底100包括绝缘层上覆半导体(semiconductor-on-insulator，SOI)基底。SOI基底可借着使用氧植入隔离(implantationofoxygen，SIMOX)制程、晶圆接合(waferbonding)制程、其他适用的方法、或前述的组合而制作。在一些实施例中，于半导体基底100之上形成内连线结构(interconnectionstructure)。内连线结构包括层间介电层(interlayerdielectriclayer)104及多个导电部件(multipleconductivefeatures)，其包括导电部件102a及102b。导电部件102a及102b可包括导电线路(conductivelines)、导电插塞(或通孔导电塞)(conductivevias)、及/或导电接触(conductivecontacts)。在一本文档来自技高网...

【技术保护点】
一种半导体元件结构，包括：一半导体基底；一介电层，位于该半导体基底之上；以及一导电部件，位于该介电层之中，其中：该导电部件包括一触媒层及一导电构件，该触媒层介于该导电构件与该介电层之间，该触媒层物理接触该导电构件，该触媒层连续地围绕该导电构件的一侧壁及一底部，该触媒层的材质不同于该导电构件的材质，以及该触媒层具有降低该导电构件的一形成温度的能力。

【技术特征摘要】
2016.02.05 US 15/016,8861.一种半导体元件结构，包括：一半导体基底；一介电层，位于该半导体基底之上；以及一导电部件，位于该介电层之中，其中：该导电部件包...

【专利技术属性】
技术研发人员：李明翰，眭晓林，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71