一种同或门电路及抗核辐射芯片制造技术

本发明专利技术提供了一种同或门电路及抗核辐射芯片，其中同或门电路包括：第一阈值增强型反相器、第二阈值增强型反相器以及同或门本体，其中，第一阈值增强型反相器的输入端与同或门本体的第一输入端连接，第一阈值增强型反相器的输出端与同或门本体的第二输入端连接，第二阈值增强型反相器的输入端与同或门本体的第三输入端连接，第二阈值增强型反相器的输出端与同或门本体的第四输入端连接，能够使同或门电路具有较强的抗核辐射能力。

【技术实现步骤摘要】
一种同或门电路及抗核辐射芯片
本专利技术涉及集成电路
，特别涉及一种同或门电路及抗核辐射芯片。
技术介绍
随着我国综合国力的增强，针对核事故/核战争的救援关键技术装备已上升为国家战略技术装备储备的重中之重。核事故/核战争救援装备，从技术上而言，可以分为两个关键层次:一是电子信息系统的抗核辐射芯片技术与抗核辐射加固技术，二是具备抗核技术的智能化的无人装备如无人车/机器人/无人机/无人艇等。我国目前只在航天卫星领域采用了抗辐射芯片加固技术，因为外层空间的单粒子效应的影响，长期的照射会使电子系统的基本单元门电路损坏、闩锁不翻转，从而导致整个电子系统的失效。但是在航空、兵器尤其是核工程领域，我国抗核芯片的应用还是空白。随着我国经济实力的增强，核电站的增多，如何在发生战术核战争、核电站事故、核工程灾难等离子射线强烈的环境中，飞机、无人机还能飞，地面车辆还可正常行驶，这就使抗核技术的难题需要投入重大资金去攻克。纵观世界的核事故救援历史，如俄罗斯、日本等国的核事故，可以发现，他们目前并不具有抗核芯片加固的无人车、无人机等技术。抗辐射芯片设计技术目前只有少数核大国拥有。其中，同或门电路是抗辐射芯片中的常用元件，也是关键元件之一，因此对同或门电路进行加固，使其具有较强的抗核辐射能力是亟待解决的关键技术之一。
技术实现思路
本专利技术实施例的目的在于提供一种同或门电路及抗核辐射芯片，能够使同或门电路具有较强的抗核辐射能力。为了达到上述目的，本专利技术的实施例提供了一种同或门电路，包括：第一阈值增强型反相器、第二阈值增强型反相器以及同或门本体。其中，第一阈值增强型反相器的输入端与同或门本体的第一输入端连接，第一阈值增强型反相器的输出端与同或门本体的第二输入端连接，第二阈值增强型反相器的输入端与同或门本体的第三输入端连接，第二阈值增强型反相器的输出端与同或门本体的第四输入端连接。其中，同或门本体包括：PMOS传输门、NMOS传输门以及同或门输出端。其中，PMOS传输门的第一输入端与第一阈值增强型反相器的输出端连接，PMOS传输门的第二输入端与第二阈值增强型反相器的输出端连接，PMOS传输门的第三输入端与第二阈值增强型反相器的输入端连接，PMOS传输门的第四输入端与第一阈值增强型反相器的输入端连接，NMOS传输门的第一输入端与第一阈值增强型反相器的输出端连接，NMOS传输门的第二输入端与第二阈值增强型反相器的输入端连接，NMOS传输门的第三输入端与第一阈值增强型反相器的输入端连接，NMOS传输门的第四输入端与第二阈值增强型反相器的输出端连接，PMOS传输门的输出端与NMOS传输门的输出端均与同或门输出端连接。其中，PMOS传输门包括：第一PMOS管、第二PMOS管、第三PMOS管以及第四PMOS管。其中，第一PMOS管的源极与第一电源连接，第一PMOS管的漏极与第二PMOS管的源极连接，第二PMOS管的漏极与第三PMOS管的源极以及同或门输出端连接，第三PMOS管的漏极与第四PMOS管的源极连接，第四PMOS管的漏极与第二电源连接，第一PMOS管的栅极与第一阈值增强型反相器的输出端连接，第二PMOS管的栅极与第二阈值增强型反相器的输出端连接，第三PMOS管的栅极与第二阈值增强型反相器的输入端连接，第四PMOS管的栅极与第一阈值增强型反相器的输入端连接。其中，NMOS传输门包括：第一NMOS管、第二NMOS管、第三NMOS管以及第四NMOS管。其中，第一NMOS管的源极与第三电源连接，第一NMOS管的漏极与第二NMOS管的源极连接，第二NMOS管的漏极与第三NMOS管的源极以及同或门输出端连接，第三NMOS管的漏极与第四NMOS管的源极连接，第四NMOS管的漏极与第四电源连接，第一NMOS管的栅极与第一阈值增强型反相器的输出端连接，第二NMOS管的栅极与第二阈值增强型反相器的输入端连接，第三NMOS管的栅极与第一阈值增强型反相器的输入端连接，第四NMOS管的栅极与第二阈值增强型反相器的输出端连接。其中，第一阈值增强型反相器为一加固反相器。其中，第二阈值增强型反相器为一加固反相器。本专利技术的实施例还提供了一种抗核辐射芯片，包括上述的同或门电路。本专利技术的上述方案的有益效果如下：在本专利技术的实施例中，由于同或门电路的第一阈值增强型反相器与第二阈值增强型反相器均为阈值增强型反相器，使得在核辐射环境下，当信号经过第一阈值增强型反相器与第二阈值增强型反相器时，不会出现阈值电压的衰减情况，确保同或门电路的逻辑正常，达到使同或门电路具有较强的抗核辐射能力的效果。附图说明图1为本专利技术实施例中同或门电路的结构示意图之一；图2为本专利技术实施例中同或门电路的结构示意图之二；图3为本专利技术实施例中加固反相器的结构示意图。附图标记说明：1、第一阈值增强型反相器；2、第二阈值增强型反相器；3、同或门本体；4、PMOS传输门；5、NMOS传输门；6、同或门输出端；7、第一PMOS管；8、第二PMOS管；9、第三PMOS管；10、第四PMOS管；11、第一NMOS管；12、第二NMOS管；13、第三NMOS管；14、第四NMOS管。具体实施方式下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。如图1至图2所示，本专利技术的实施例提供了一种同或门电路，包括：第一阈值增强型反相器1、第二阈值增强型反相器2以及同或门本体3。其中，第一阈值增强型反相器1的输入端与同或门本体3的第一输入端连接，第一阈值增强型反相器1的输出端与同或门本体3的第二输入端连接，第二阈值增强型反相器2的输入端与同或门本体3的第三输入端连接，第二阈值增强型反相器2的输出端与同或门本体3的第四输入端连接。其中，在本专利技术的具体实施例中，上述第一阈值增强型反相器1可以为一加固反相器，类似的，上述第二阈值增强型反相器2也可以为一加固反相器。具体的，在本专利技术的具体实施例中，上述加固反相器由串联的第一加固反相器与第二加固反相器组成，使得当在核辐射环境下，当信号经过第一阈值增强型反相器1与第二阈值增强型反相器2（相当于经过多级加固反相器）时，不会出现阈值电压的衰减情况，增强了同或门电路的鲁棒性，确保同或门电路的逻辑功能正常。需要说明的是，上述第一加固反相器与第二加固反相器的结构如图3所示，第一加固反相器inv1由PMOS管p1、NMOS管n1、PMOS管p2和NMOS管n2构成，PMOS管p1、NMOS管n1、PMOS管p2和NMOS管n2的栅极与输入信号clkin（即相当于第一阈值增强型反相器1与第二阈值增强型反相器2的输入信号）连接，p1、p2的源极接一电源Vdd，n2的源极接一电源Vss，p2、n2的漏极相连交于sp2，n1的源极与sp2连接，P1、n1的漏极相连交于sp1，sp1作为第一加固反相器inv1的输出。第二加固反相器inv2由PMOS管p3、NMOS管n3、PMOS管p4和NMOS管n4构成，p3、n3、p4和n4的栅极与第一加固反相器inv1的输出sp1连接，p3、p4的源极接一电源Vdd，n4本文档来自技高网...

【技术保护点】
一种同或门电路，其特征在于，包括：第一阈值增强型反相器（1）、第二阈值增强型反相器（2）以及同或门本体（3），其中，所述第一阈值增强型反相器（1）的输入端与所述同或门本体（3）的第一输入端连接，所述第一阈值增强型反相器（1）的输出端与所述同或门本体（3）的第二输入端连接，所述第二阈值增强型反相器（2）的输入端与所述同或门本体（3）的第三输入端连接，所述第二阈值增强型反相器（2）的输出端与所述同或门本体（3）的第四输入端连接。

【技术特征摘要】
1.一种同或门电路，其特征在于，包括：第一阈值增强型反相器（1）、第二阈值增强型反相器（2）以及同或门本体（3），其中，所述第一阈值增强型反相器（1）的输入端与所述同或门本体（3）的第一输入端连接，所述第一阈值增强型反相器（1）的输出端与所述同或门本体（3）的第二输入端连接，所述第二阈值增强型反相器（2）的输入端与所述同或门本体（3）的第三输入端连接，所述第二阈值增强型反相器（2）的输出端与所述同或门本体（3）的第四输入端连接。2.根据权利要求1所述的同或门电路，其特征在于，所述同或门本体（3）包括：PMOS传输门（4）、NMOS传输门（5）以及同或门输出端（6），其中，所述PMOS传输门（4）的第一输入端与所述第一阈值增强型反相器（1）的输出端连接，所述PMOS传输门（4）的第二输入端与所述第二阈值增强型反相器（2）的输出端连接，所述PMOS传输门（4）的第三输入端与所述第二阈值增强型反相器（2）的输入端连接，所述PMOS传输门（4）的第四输入端与所述第一阈值增强型反相器（1）的输入端连接，所述NMOS传输门（5）的第一输入端与所述第一阈值增强型反相器（1）的输出端连接，所述NMOS传输门（5）的第二输入端与所述第二阈值增强型反相器（2）的输入端连接，所述NMOS传输门（5）的第三输入端与所述第一阈值增强型反相器（1）的输入端连接，所述NMOS传输门（5）的第四输入端与所述第二阈值增强型反相器（2）的输出端连接，所述PMOS传输门（4）的输出端与所述NMOS传输门（5）的输出端均与所述同或门输出端（6）连接。3.根据权利要求2所述的同或门电路，其特征在于，所述PMOS传输门（4）包括：第一PMOS管（7）、第二PMOS管（8）、第三PMOS管（9）以及第四PMOS管（10），其中，所述第一PMOS管（7）的源极与第一电源连接，所述第一PMOS管（7）的漏极与所述第二PMOS管（8）的源极连...

【专利技术属性】
技术研发人员：胡封林，李剑川，罗恒，张圣君，刘森，
申请(专利权)人：长沙中部芯空微电子研究所有限公司，
类型：发明
国别省市：湖南,43