本发明专利技术涉及具有堆叠中选择器的顶部固定式自旋‑轨道转矩磁阻随机存取存储器(SOT‑MRAM)结构。本公开的实施例总体上涉及数据储存和计算机存储系统，更具体地涉及SOT‑MRAM单元和芯片结构。SOT‑MRAM芯片结构包括存储器单元阵列，其具有多个第一引线、多个第二引线和多个存储器单元。多个存储器单元中的每个存储器单元包括MTJ和选择器元件。这些SOT‑MRAM单元消除了使大电流通过MTJ的阻挡层的需求，选择性元件消除了通常在不扰乱相邻存储器单元的情况下选择单个存储器单元所需的大晶体管。
【技术实现步骤摘要】
具有堆叠中选择器的顶部钉扎SOT-MRAM结构
本公开的实施例总体上涉及数据储存和计算机存储系统，更具体地涉及一种自旋-轨道转矩磁阻随机存取存储器(SOT-MRAM)单元和芯片结构。
技术介绍
计算机的核心是磁记录装置，其通常可包括旋转磁介质或固态介质装置。当今存在许多不同的存储技术来存储在计算系统中使用的信息。总体上，这些不同存储技术可以分为两个主要类别：易失性存储器和非易失性存储器。易失性存储器一般指的是需要电能来保留存储的数据的计算机存储器类型。另一方面，非易失性存储器一般指的是不需要电能来保留存储的数据的计算机存储器类型。易失性存储器的示例可包括某些类型的随机存取存储器(RAM)，比如动态RAM(DRAM)和静态RAM(SRAM)。非易失性存储器的示例可包括只读存储器(ROM)、磁阻RAM(MRAM)和闪存(比如NOR和NAND闪存)等。近些年，在大容量储存器和存储应用中需要更高密度的装置，其维持比较低的每位成本。当今，一般在计算行业中占主导地位的存储技术是DRAM和NAND闪存，然而，这些存储技术不能够解决下一代计算系统的当前和未来容量需求。最近，出现的许多技术得到持续关注，作为下一代存储器的潜在竞争者。一个这种存储技术是磁阻随机存取存储器(MRAM)。MRAM提供了快速该部时间、近乎无限的读/写耐久性、耐辐射性和高储存密度。与常规RAM芯片技术不同，MRAM数据不储存为电荷，而是替代地使用磁元件的磁极化状态储存数据位。这些元件由两个磁极化层(由薄绝缘层分隔开)形成，每一层可维持磁极化场，它们一起形成磁隧道结(MTJ)结构。包括MTJ存储元件的MRAM单元可设计用于MTJ层结构相对于膜表面的面内或垂直极化。两层之一(指的是固定或参考层)的磁化固定并设定为特定极性，例如通过将该层耦合到反铁磁体；第二层(指的是自由层)的极化在外部写入机构(比如强磁场或自旋极化电流)的影响下自由地旋转(其以MRAM形式用作自旋扭矩传输或STT-MRAM)。然而，由于驱动足够量的电流来切换通过MTJ(包括通过阻挡层)，STT-MRAM装置中的MTJ存储元件会受到磨损的影响。通常，需要大量电流来切换单元的状态。随着时间的过去，由于大量电流，阻挡层破裂，从而导致MTJ失效。额外地，在STT-MRAM装置中，难以在不扰乱相邻MTJ元件的情况下隔离单个MTJ元件，并且诸如互补金属氧化物半导体(CMOS)晶体管的大晶体管有必要用在该装置中以选择单独的MTJ元件。因此，在本领域中需要一种改进的MRAM装置。
技术实现思路
本公开的实施例总体上涉及数据储存和计算机存储系统，更具体地涉及SOT-MRAM单元和芯片结构。SOT-MRAM芯片结构包括存储器单元阵列，其具有多个第一引线、多个第二引线和多个存储器单元。多个存储器单元中的每个存储器单元包括MTJ和选择器元件两者。这些SOT-MRAM单元消除了使大电流通过MTJ的阻挡层的需求，选择性元件消除了通常在不扰乱相邻存储器单元的情况下选择单个存储器单元所需的大晶体管。在一个实施例中，存储器单元包括MTJ和布置在MTJ上的选择性元件。在另一实施例中，存储器单元阵列包括多个第一引线、多个第二引线以及布置在多个第一引线和多个第二引线之间的多个存储器单元。多个存储器单元中的每个存储器单元包括MTJ和布置在MTJ上的选择器元件。在另一实施例中，SOT-MRAM包括存储器单元阵列，其具有多个第一引线、多个第二引线以及布置在多个第一引线和多个第二引线之间的多个存储器单元。多个存储器单元中的每个存储器单元包括MTJ和布置在MTJ上的选择器元件。附图说明参考实施例更具体地描述上面简述的本公开，使得可以更详细地理解本公开的上述特征，一些实施例在附图中示出。然而，应注意的是，附图仅示出本公开的典型实施例，因此不应理解为限制本专利技术的范围，因为本公开可应用于其它等效实施例。图1是根据本文所述一个实施例的存储器单元阵列的示意图。图2是根据本文所述一个实施例的存储器单元阵列的示意性透视图。图3是根据本文所述一个实施例，第一引线、第二引线和存储器单元沿图2所示线III-III的横截面侧视图。图4是根据本文所述的一个实施例，第一引线、第二引线和存储器单元沿图2所示线III-III的横截面侧视图。图5是根据本文所述的一个实施例，第一引线、第二引线和存储器单元沿图2所示线III-III的横截面侧视图。图6是根据本文所述的一个实施例的选择器元件的横截面侧视图。图7是根据本文所述的一个实施例的选择器元件的横截面侧视图。为了便于理解，必要时，使用相同的附图标记来表示附图中共用的相同元件。可以预见的是，一个实施例中公开的元件可有益地用在其它实施例中，而不用特别引用。具体实施方式下面，参考本公开的实施例。然而，应理解的是，本公开不限于特定描述的实施例。确切地，可以预见下列特征和元件的任意组合(不管是否涉及不同实施例)实施和实践本公开。而且，尽管本公开的实施例可实现比其它可能方案和/或现有技术更好的优点，但是是否由给定实施例实现特定优点并不限制本公开。因此，下面的方面、特征、实施例和优点仅是说明性的，不被认为是所附权利要求的元件或限定特征，除非权利要求中明确引用。类似地，参考“本公开”不应理解为本文公开的任何创造性主题的归纳，不应理解为所附权利要求的元件或限定特征，除非权利要求中明确引用。本公开的实施例总体上涉及数据储存和计算机存储系统，更具体地涉及SOT-MRAM单元和芯片结构。SOT-MRAM芯片结构包括存储器单元阵列，其具有多个第一引线、多个第二引线和多个存储器单元。多个存储器单元中的每个存储器单元包括MTJ和选择器元件。这些SOT-MRAM单元消除了使大电流通过MTJ的阻挡层的需求，并且选择器元件消除了通常在不扰乱相邻存储器单元的情况下选择单个存储器单元所需的大晶体管。图1是根据本文所述一个实施例的存储器单元阵列100的示意图。存储器单元阵列100可以是芯片结构和SOT-MRAM单元的一部分。存储器单元阵列100可包括多个第一引线104、多个第二引线106和多个存储器单元102。多个第一引线104可以基本上彼此平行，多个第二引线106可以基本上彼此平行，每个第一引线104可以基本上垂直于每个第二引线106。多个第一引线104可以布置在多个第二引线106上方，每个存储器单元102可以布置在第一引线104和第二引线106之间。多个第一引线104可以是位线，多个第二引线106可以是字线。图1中示出四个第一引线104和四个第二引线106，但是存储器单元阵列100可包括多于四个第一引线104和第二引线106。图2是根据本文所述一个实施例的存储器单元阵列100的示意性透视图。如图2所示，多个第一引线104布置在多个第二引线106上方，多个第一引线104基本上垂直于多个第二引线106。多个存储器单元102的每个存储器单元102布置在第一引线104和第二引线106之间，位于第一引线104和第二引线106彼此跨过或相交的位置。每个存储器单元102可以与第一引线104和第二引线106接触。图3是根据本文所述的一个实施例的多个第一引线104的第一引线104、多个第二引线106的第二引线106以及多个存储器单元102的存储器单元102沿图本文档来自技高网...
【技术保护点】
一种存储器单元，包括：磁隧道结；以及选择器元件，其布置在所述磁隧道结上。
【技术特征摘要】
2015.10.21 US 14/919,2471.一种存储器单元，包括：磁隧道结；以及选择器元件，其布置在所述磁隧道结上。2.如权利要求1所述的存储器单元，其中，所述磁隧道结包括：铁磁自由层；阻挡层，其布置在所述铁磁自由层上并且与所述铁磁自由层接触；铁磁参考层，其布置在所述阻挡层上并且与所述阻挡层接触；以及覆盖层，其布置在所述铁磁参考层上并且与所述铁磁参考层接触，其中，选择器布置在所述覆盖层上并且与所述覆盖层接触。3.如权利要求2所述的存储器单元，其中，所述铁磁自由层具有在膜平面中或垂直于膜平面的磁极化。4.如权利要求2所述的存储器单元，其中，所述铁磁参考层具有在膜平面中或垂直于膜平面的磁极化。5.如权利要求1所述的存储器单元，其中，所述选择器元件是具有金属层和半导体层的肖特基二极管。6.如权利要求1所述的存储器单元，其中，所述选择器元件是具有p-n结的半导体二极管。7.一种存储器单元阵列，包括：多个第一引线；多个第二引线；以及多个存储器单元，其布置在多个第一引线和多个第二引线之间，其中，多个存储器单元中的每个存储器单元包括：磁隧道结；以及选择器元件，其布置在所述磁隧道结上。8.如权利要求7所述的存储器单元阵列，其中，多个存储器单元中的每个存储器单元布置在多个第一引线的第一引线与多个第二引线的第二引线跨过的位置。9.如权利要求7所述的存储器单元阵列，其中，多个存储器单元中的每个存储器单元的磁隧道结包括：铁磁自由层；阻挡层，其布置在所述铁磁自由层上并与所述铁磁自由层接触；铁磁参考层，其布置在所述阻挡层上并与所述阻挡层接触；以及覆盖层，其布置在所述铁磁参考层上并与所述铁磁参考层接触，其中，选择器布置在所述覆盖层上并与所述覆盖层接触。10.如权利要求9所述的存储器单元阵列，其中，所述铁磁自由层布置在多个第二引线中的第二引线上并与第二引线接触，多个第一引线中的第一引线布置在选择器上并与选择器接触。11.如权利要求7所述的存储器单元阵列，其中，多个第一引线的每个第一引线的电阻率低于多个第二引线的每个第二引线的电阻率。12.如权利要求11所述的存储器单...
【专利技术属性】
技术研发人员：PM布拉干萨，L万，
申请(专利权)人：HGST荷兰公司，
类型：发明
国别省市：荷兰,NL
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。