静态随机存取存储器阵列、追踪单元以及阵列配置方法技术

一种静态随机存取存储器阵列、追踪单元以及阵列配置方法。其中，静态随机存取存储器阵列包括可写入静态随机存取存储器单元以及静态随机存取存储器读取电流追踪单元。可写入静态随机存取存储器单元以及静态随机存取存储器读取电流追踪单元设置于静态随机存取存储器阵列的第一列中。静态随机存取存储器读取电流追踪单元包括第一读取下拉晶体管以及第一读取通道闸晶体管。第一读取下拉晶体管包括第一栅极、第一源极/漏极以及第二源极/漏极。第一读取通道闸晶体管包括第三源极/漏极以及第四源极/漏极。读取追踪位元线电性连接至读取感测放大器时序控制电路。本发明专利技术可提高静态随机存取存储器的效率。

【技术实现步骤摘要】
静态随机存取存储器阵列、追踪单元以及阵列配置方法
本专利技术涉及静态随机存取存储器阵列，特别涉及一种包括可写入静态随机存取存储器单元以及静态随机存取存储器读取电流追踪单元的静态随机存取存储器阵列。
技术介绍
静态随机存取存储器阵列经常被使用作为集成电路装置中的数据储存装置。鳍式场效晶体管技术中最新的发展为鳍式场效晶体管可使用于静态随机存取存储器单元中。静态随机存取存储器阵列的性能往往取决于静态随机存取存储器阵列的布局。举例来说，静态随机存取存储器单元形成于静态随机存取存储器阵列中的位置有时将造成静态随机存取存储器阵列中较内部的单元与静态随机存取存储器阵列的边缘单元以不同的方式执行。因此，静态随机存取存储器单元的布局将可用于提高静态随机存取存储器阵列的效率。
技术实现思路
本专利技术一实施例提供一种静态随机存取存储器阵列，包括一可写入静态随机存取存储器单元以及一静态随机存取存储器读取电流追踪单元。可写入静态随机存取存储器单元设置于静态随机存取存储器阵列的一第一列中。静态随机存取存储器读取电流追踪单元设置于静态随机存取存储器阵列的第一列中。静态随机存取存储器读取电流追踪单元包括一第一读取下拉晶体管以及一第一读取通道闸晶体管。第一读取下拉晶体管包括一第一栅极、一第一源极/漏极以及一第二源极/漏极。第一栅极电性连接至一第一正电源电压线。第一源极/漏极电性连接至一第一接地电压线。第一读取通道闸晶体管，包括一第三源极/漏极以及一第四源极/漏极。第三源极/漏极电性连接至第二源极/漏极。第四源极/漏极电性连接至一读取追踪位元线。读取追踪位元线电性连接至一读取感测放大器时序控制电路。本专利技术另一实施例提供一种静态随机存取存储器追踪单元，包括一第一栅极电极、一第二栅极电极以及一第二主动区。第一栅极电极设置于一第一反相器的一第一主动区上。第二主动区位于第一栅极电极以及第二栅极电极下方。第二主动区提供了一第一源极/漏极区域、一第二源极/漏极区域以及一第三源极/漏极区域。第一源极/漏极区域电性连接至一接地电压线。第二源极/漏极区域设置于第一栅极电极上相对于第一源极/漏极区域的一侧。第二源极/漏极区域还设置于第一栅极电极以及第二栅极电极之间。第三源极/漏极区域电性连接至一追踪位元线。追踪位元线电性连接至一读取感测放大器时序控制电路。本专利技术另一实施例提供一种静态随机存取存储器阵列配置方法，步骤包括：将一静态随机存取存储器读取电流追踪单元与一可写入静态随机存取存储器单元设置于一静态随机存取存储器阵列的同一列中；将第二栅极通过第一栅极的一栅极接点电性连接至一正电源电压线；将第一源极/漏极电性连接至一接地电压线；将第三栅极电性连接至一读取电流追踪控制电路；将第四源极/漏极电性连接至一追踪位元线；以及将追踪位元线电性连接至一读取感测放大器时序控制电路。静态随机存取存储器读取电流追踪单元包括一第一反相器、一第一读取下拉晶体管以及一第一读取通道闸晶体管。第一反相器包括一第一栅极。第一读取下拉晶体管包括一第二栅极、一第一源极/漏极以及一第二源极/漏极。第一读取通道闸晶体管包括一第三栅极、一第三源极/漏极以及一第四源极/漏极。第三源极/漏极电性连接至上述第二源极/漏极。附图说明本专利技术可通过阅读以下详细说明以及范例并配合相应的附图以更详细地了解。需要强调的是，依照业界的标准操作，各种特征部件并未依照比例绘制，并且仅用于对其进行说明目的。事实上，为了清楚论述，各个特征部件的尺寸可以任意地增加或减少。图1、图2是根据本专利技术一些实施例所述的静态随机存取存储器单元的电路图。图3是根据本专利技术一些实施例所述的位于静态随机存取存储器单元阵列中的多层的剖视图。图4A～图4C是根据本专利技术一些实施例所述的静态随机存取存储器阵列的示意图。图5A～图5C是根据本专利技术一些实施例所述的静态随机存取存储器追踪单元的电路图。图6A～图6E是根据本专利技术一些实施例所述的静态随机存取存储器单元布局的示意图。图7A～图7D是根据本专利技术一些实施例所述的静态随机存取存储器读取电流追踪单元的示意图。图8A～图8D是根据本专利技术一些实施例所述的静态随机存取存储器读取电容追踪单元布局的示意图。图9是根据本专利技术一些实施例所述的静态随机存取存储器阵列布局的示意图。图10是根据本专利技术一些实施例所述的N型井/P型井带状单元(strapcell)的示意图。图11是感测放大器时序控制电路的一实施例的流程图。附图标记说明：10静态随机存取存储器单元102正电源电压节点104正电源电压节点106接地电压节点108接地电压节点110数据储存节点1102冗余区域1104N型井带状区域1106P型井带状区域112数据储存节点114写入位元线116写入反相位元线118写入位元线节点120写入反相位元线节点122读取位元线节点200静态随机存取存储器阵列202控制电路206写入字元线驱动电路208读取字元线驱动电路210追踪位元线212冗余写入位元线216接地电压线218接地电压线250A区域感测放大器250B区域感测放大器252全域感测放大器306主动区308栅极结构50追踪单元501追踪写入位元线50A追踪单元50B追踪单元52A静态随机存取存储器追踪读取通道闸控制单元602N型井区域602B主动区604AP型井区域604BP型井区域606F主动区608A栅极电极608A栅极电极608B栅极电极608C栅极电极608D栅极电极608E栅极电极608F冗余栅极电极608G冗余栅极电极610A源极/漏极接点栓塞610B源极/漏极接点栓塞610C接点栓塞610F接点栓塞610G接点612A栅极接点栓塞612B栅极接点栓塞612C栅极接点612C’栅极接点612C”栅极接点612D栅极接点614介层窗接点614’介层窗接点614”介层窗接点614E介层窗接点614F介层窗接点614G介层窗接点614I介层窗接点616导电线路618导电线路62电流追踪控制电路620A介层窗接点620B介层窗接点64感测放大器时序控制电路704导电线路CVdd正电源电压节点CVss接地电压节点Inverter-1第一反相器Inverter-2第二反相器PD-1下拉晶体管PD-2下拉晶体管PG-1通道闸晶体管PG-2通道闸晶体管PU-1上拉晶体管PU-2上拉晶体管R_PD-1读取下拉晶体管R_PG-1读取通道闸晶体管RBL读取位元线S302～S308步骤流程具体实施方式本专利技术接下来将会提供许多不同的实施例以实施本专利技术中不同的特征。各特定实施例中的组成及配置将会在以下作描述以简化本专利技术。这些为实施例并非用于限定本专利技术。举例来说，说明书中将第一特征部件形成于第二特征部件上方可包含实施例中的该第一元件与第二元件直接接触，或也可包含该第一元件与第二元件之间还有其他额外元件使该第一元件与第二元件无直接接触。除此之外，在本说明书的各种例子中可能会出现重复的元件符号以便简化描述，但这不代表在各个实施例及/或图示之间有何特定的关连。除此之外，空间相关术语，例如“下面(beneath)”、“下方(below)”、“下部(lower)”、“上方(above)”、“上部(upper)”等空间相关术语在此被用于描述图中例示的一个元件或特征与另一元件或特征的关系。空间相关术语本文档来自技高网...

【技术保护点】
一种静态随机存取存储器阵列，其特征在于，包括：一可写入静态随机存取存储器单元，设置于上述静态随机存取存储器阵列的一第一列中；以及一静态随机存取存储器读取电流追踪单元，设置于上述静态随机存取存储器阵列的上述第一列中，其中上述静态随机存取存储器读取电流追踪单元包括：一第一读取下拉晶体管，包括：一第一栅极，电性连接至一第一正电源电压线；一第一源极/漏极，电性连接至一第一接地电压线；以及一第二源极/漏极；以及一第一读取通道闸晶体管，包括：一第三源极/漏极，电性连接至上述第二源极/漏极；以及一第四源极/漏极，电性连接至一读取追踪位元线，其中上述读取追踪位元线电性连接至一读取感测放大器时序控制电路。

【技术特征摘要】
2016.01.29 US 62/288,988;2016.05.02 US 15/144,3461.一种静态随机存取存储器阵列，其特征在于，包括：一可写入静态随机存取存储器单元，设置于上述静态随机存取存储器阵列的一第一列中；以及一静态随机存取存储器读取电流追踪单元，设置于上述静态随机存取存储器阵列的上述第一列中，其中上述静态随机存取存储器读取电流追踪单元包括：一第一读取下拉晶体管，包括：一第一栅极，电性连接至一第一正电源电压线；一第一源极/漏极，电性连接至一第一接地电压线；以及一第二源极/漏极；以及一第一读取通道闸晶体管，包括：一第三源极/漏极，电性连接至上述第二源极/漏极；以及一第四源极/漏极，电性连接至一读取追踪位元线，其中上述读取追踪位元线电性连接至一读取感测放大器时序控制电路。2.如权利要求1所述的静态随机存取存储器阵列，还包括：一第一静态随机存取存储器追踪读取通道闸控制单元，设置于上述静态随机存取存储器阵列的上述第一列中，并于上述静态随机存取存储器读取电流追踪单元，其中上述第一静态随机存取存储器追踪读取通道闸控制单元用以将上述第一读取通道闸晶体管的一第二栅极电性连接至正电源电压；其中，上述第一读取通道闸晶体管的上述第二栅极延伸至上述第一静态随机存取存储器追踪读取通道闸控制单元中。3.如权利要求1所述的静态随机存取存储器阵列，还包括：一静态随机存取存储器读取电容追踪单元，设置于上述静态随机存取存储器阵列的一第二列中，包括：一第二读取下拉晶体管，包括：一第三栅极，电性连接至上述第一接地电压线；一第五源极/漏极，电性连接至一第二接地电压线；以及一第六源极/漏极；以及一第二读取通道闸晶体管，包括：一第七源极/漏极，连接至上述第二源极/漏极；以及一第八源极/漏极，连接至上述读取追踪位元线；以及一第二静态随机存取存储器追踪读取通道闸控制单元，设置于上述静态随机存取存储器阵列的上述第二列中，并相邻于上述静态随机存取存储器读取电容追踪单元，其中上述第二静态随机存取存储器追踪读取通道闸控制单元将上述第二读取通道闸晶体管的一第四栅极电性连接至一第三接地电压线，上述第三接地电压线延伸通过上述第二静态随机存取存储器追踪读取通道闸控制单元。4.如权利要求1所述的静态随机存取存储器阵列，其中：上述静态随机存取存储器读取电流追踪单元包括一对交叉耦合反相器；上述第一读取下拉晶体管与上述交叉耦合反相器的其中之一共用一栅极电极；以及其中上述静态随机存取存储器读取电流追踪单元包括一写入通道闸晶体管，上述写入通道闸晶体管包括：一第四栅极，电性连接至一第四接地电压线；以及一第九源极/漏极，电性连接至一虚拟位元线。5.一种静态随机存取存储器追踪单元，其特征在于，包括：一第一栅极电极，设置于一第一反相器的一第一主动区上；一第二栅极电极；以及一第二主动区，位于上述第一栅极电极以及上述第二栅极电极下方，其中上述第二主动区提供了：一第一源极/漏极区域，电性连接至一接地电压线；一第二源极/漏极区...

【专利技术属性】
技术研发人员：廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71