频率锁定电压调节回路制造技术

一种集成电路包括频率锁定电压调节回路，该频率锁定电压调节回路更包括压控震荡器(VCO)、基于该VCO的周期自除频VCO信号产生顺序计时信号的除频器、将该除频VCO信号转换成输出电压FVCOUT的频率电压转换器(FVC)、内部参考电压、以及产生控制电压VCOIN的电压调节器，该控制电压回授至该VCO以锁定该频率锁定电压调节回路中该VCO的频率。

【技术实现步骤摘要】
频率锁定电压调节回路
本专利技术关于一种包括电路系统的集成电路芯片，该电路系统产生频率锁定输出，但没用到芯片外输入参考组件(off-chipinputreferencecomponent)，例如晶体振荡器、或其它类型的参考信号电路系统。该集成电路可包括频率锁定电压调节回路，该频率锁定电压调节回路包括通过电压调节器来调节的压控震荡器(VCO)，该电压调节器接收内部准确参考电压并且将该VCO的输出频率调整至该锁定频率。
技术介绍
锁相回路(PLL)在无线电、电信、电脑及其它电子应用中广受采用。这些锁相回路用于解调变信号、使信号自杂讯通讯通道恢复、在倍数的输入频率产生稳定频率、或在诸如微处理器的数字逻辑电路中分布精确计时的时钟脉冲。请参阅图1，锁相回路(PLL)100是一种封闭式回路系统，其产生所具相位与输入频率基准fIN的相位有关的输出信号fVCO。芯片外稳定晶体振荡器(off-chipstablecrystaloscillator)典型为提供此稳定的输入频率基准fIN。锁相回路100包括相位检测器102、低通滤波器104及压控震荡器(VCO)108。相位检测器102比较两个输入频率fIN与fVCO，并且产生一输出，此输出是这两个输入频率的相位差的测量结果。如果fIN不等于fVCO，则相位检测器102所产生的相位误差信号在经过滤波之后，是回授至VCO110，造成该VCO频率顺着fIN的方向变化。请参阅图2，CMOS全整合型频率锁定回路(FLL)200包括负回授电路，该负回授电路包括两个频率电压转换器(FVC)220、222、压控震荡器(VCO)240、高增益运算放大器230、以及除M与除N的两个除频器210、212。该回授回路包括除M除法器210、FVC2220、运算放大器230、以及VCO240。在操作方面，此输入参考信号的频率(Fref)于整合型频率锁定回路200外部产生，除以N之后，通过FVC1212转换成电压(Vin1)。类似的是，VCO振荡频率(Fosc)除以M，并且通过FVC2210转换成电压(Vin2)。高增益运算放大器230放大Vin1与Vin2之间的差值，而所产生的输出电压(Vctr)用于控制VCO240的输出频率。由于Vin1及Vin2分别对应于Fref及Fosc，所以FVC1222及FVC2220连同运算放大器230有模拟(analog)频率比较器的作用。取决于Vin1与Vin2之间的电压差，运算放大器输出电压Vctr将会增大或减小VCO振荡电压频率Fosc，直到电压Vin2变为等于电压Vin1为止。一旦Vin2达到Vin1，输出电压Vctr便停止变化，并且使VCO240保持定频振荡。然而，这种整合型频率锁定回路200需要外部产生的输入参考频率Fref。对于一种包括频率锁定回路并且不需要芯片外参考组件的集成电路芯片仍有需求。
技术实现思路
在本专利技术的一具体实施例中，集成电路包括频率锁定电压调节回路，该频率锁定电压调节回路不具有芯片外输入参考组件，例如晶体振荡器、或其它类型的参考信号电路系统。该频率锁定电压调节回路包括：压控震荡器(VCO)，其输出VCO信号；除频器，其连接至该VCO，该除频器自除频VCO信号基于该VCO信号的周期而产生顺序计时信号；频率电压转换器(FVC)，其连接至该除频器，该频率电压转换器在第一计时周期内将该除频VCO信号转换成输出电压FVCOUT；内部参考电压Vref，其连接至该FVC及电压调节器；以及该电压调节器，其也连接至该除频器、该FVC及该VCO，产生控制电压VCOIN，该控制电压于第二计时周期内回授至该VCO以锁定该频率锁定电压调节回路中该VCO的频率。在本专利技术的另一具体实施例中，集成电路芯片包括频率锁定电压调节回路，该频率锁定电压调节回路不具有芯片外输入参考组件，例如晶体振荡器、或其它类型的参考信号电路系统。该频率锁定电压调节回路包括：压控震荡器(VCO)，其输出VCO信号；除频器，其连接至该VCO，该除频器产生除频VCO信号；频率电压转换器(FVC)，其连接至该除频器，该频率电压转换器将更低除频VCO信号转换成输出电压FVCOUT；内部参考电压Vref，其连接至该FVC及电压调节器；以及该电压调节器，其也连接至该除频器、该FVC及该VCO，产生控制电压VCOIN，该控制电压以FVCOUT与Vref之间的差值为基础，并且回授至该VCO以锁定该频率锁定电压调节回路中该VCO的频率。在本专利技术的另一具体实施例中，集成电路芯片包括频率锁定电压调节回路，该频率锁定电压调节回路不具有芯片外输入参考组件，例如晶体振荡器、或其它类型的参考信号电路系统。该频率锁定电压调节回路包括：压控震荡器(VCO)，其输出VCO信号，该VCO信号具有频率和周期；除频器，其连接至该VCO，该除频器对该VCO信号的频率输出进行除法运算以产生更低频率及更长周期，各更长周期包括3个顺序计时信号，各顺序计时信号以该VCO的周期为基础；频率电压转换器(FVC)，其连接至该除频器，该频率电压转换器在第一计时周期内将该除频VCO信号转换成输出电压FVCOUT；内部参考电压Vref，其连接至该FVC及电压调节器；以及该电压调节器，其也连接至该除频器、该FVC及该VCO，产生控制电压VCOIN，该控制电压于第二计时周期中回授至该VCO以锁定该频率锁定电压调节回路中的该VCO的频率。附图说明本文中的具体实施例将会参照图式经由以下详细说明而更加让人了解，此等图式不必然按照比例绘制，其中：图1是绘示相关技术的锁相回路的示意图；图2是绘示使用相关技术的外部频率基准的CMOS全整合型频率锁定回路的示意图；图3是绘示本文具体实施例中频率锁定电压调节回路的示意图；图4A及4B是绘示本文具体实施例中频率锁定电压调节回路里除频器的计时信号输出的示意图；图5是绘示本文具体实施例中频率锁定电压调节回路里频率电压转换器(FVC)的示意图；图6是绘示本文具体实施例中频率锁定电压调节回路里数字调节器的示意图；以及图7是绘示本文具体实施例中频率锁定电压调节回路里模拟调节器的示意图。符号说明：100锁相回路102相位检测器104低通滤波器108压控震荡器200全整合型频率锁定回路210FVC2212FVC1220频率电压转换器222频率电压转换器230高增益运算放大器240压控震荡器300频率锁定电压调节回路310压控震荡器320除频器330频率电压转换器340内部参考电压350电压调节器410责任周期420T1430T2440T3500频率电压转换器(FVC)电路502高增益放大器504P通道场效电晶体506n通道场效电晶体508电阻器510电阻器512P2514P3516计时电容器518N2600数字电压调节器602分压器604比较器605比较器606与门607与门608上/下数计数器610数字摸拟转换器700模拟电压调节器702分压器704取样/保持放大器。具体实施方式如上述，对于一种包括频率锁定回路并且不需要芯片外参考组件的集成电路芯片仍有需求。一般来说，集成电路的使用者偏好将芯片外组件减到最少。因此，使用者偏好使用含有频率锁定回路的集成电路芯片，该频率锁定回路不需要外部参考组件，例如晶体振荡器、或其它类型的参考信号电路本文档来自技高网...

【技术保护点】
一种集成电路，其包含：频率锁定电压调节回路，该频率锁定电压调节回路更包含：压控震荡器(VCO)，其输出VCO信号；除频器，其连接至该VCO，该除频器自除频VCO信号基于该VCO信号的周期而产生顺序计时信号；频率电压转换器(FVC)，其连接至该除频器，该频率电压转换器在第一计时周期内将该除频VCO信号转换成输出电压FVCOUT；内部参考电压Vref，其连接至该FVC及电压调节器；以及该电压调节器，其连接至该除频器、该FVC、该内部参考电压及该VCO，产生控制电压VCOIN，该控制电压于第二计时周期中回授至该VCO以锁定该频率锁定电压调节回路中的该VCO的频率。

【技术特征摘要】
2015.12.11 US 14/966,8811.一种集成电路，其包含：频率锁定电压调节回路，该频率锁定电压调节回路更包含：压控震荡器(VCO)，其输出VCO信号；除频器，其连接至该VCO，该除频器自除频VCO信号基于该VCO信号的周期而产生顺序计时信号；频率电压转换器(FVC)，其连接至该除频器，该频率电压转换器在第一计时周期内将该除频VCO信号转换成输出电压FVCOUT；内部参考电压Vref，其连接至该FVC及电压调节器；以及该电压调节器，其连接至该除频器、该FVC、该内部参考电压及该VCO，产生控制电压VCOIN，该控制电压于第二计时周期中回授至该VCO以锁定该频率锁定电压调节回路中的该VCO的频率。2.如权利要求1所述的集成电路，该VCO更包含弛缓振荡器及环式振荡器的其中任何一个。3.如权利要求1所述的集成电路，该除频器对该VCO信号的频率输出进行除法运算以产生更低频率与更长周期，各该更长周期包括3个顺序计时信号，各顺序计时信号以该VCO信号的周期为基础。4.如权利要求3所述的集成电路，该3个顺序计时信号包含：第一计时信号，该FVC在该第一计时信号期间，于该VCO信号的该周期内将计时电容器充电以产生与该VCO信号的频率成反比的FVCOUT；第二计时信号，该电压调节器在该第二计时信号期间，基于该内部参考电压而产生临限电压，比较该临限电压与该FVCOUT，并且基于该临限电压与该FVCOUT之间的差值而产生控制电压VCOIN；以及第三计时信号，该FVC的该计时电容器于该第三计时信号期间遭受放电。5.如权利要求1所述的集成电路，该FVC包括基于Vref的输入用以控制电流镜的控制电流的准确电流源，该准确电流源在第一计时周期期间将计时电容器充电至输出电压FVCOUT，该第一计时周期以该VCO信号的周期为基础，并且与该VCO信号的频率成反比。6.如权利要求1所述的集成电路，该内部参考电压Vref包括约1.25V的硅能隙电压基准。7.如权利要求1所述的集成电路，该电压调节器更包含数字调节器，该数字调节器更包含分压器，该分压器从该内部参考电压Vref产生高与低临限电压，所述高与低临限电压的各别输出是馈送至上/下数计数器，该上/下数计数器进而依序将其计数发送至数字摸拟转换器，该数字摸拟转换器输出该控制电压VCOIN，该控制电压是回授至该VCO。8.如权利要求1所述的集成电路，该电压调节器更包含模拟调节器，该模拟调节器更包含分压器，该分压器自该内部参考电压Vref产生临限电压Vth，该临限电压是馈送至放大器的反相输入，而FVCOUT是连接至该放大器的非反相输入，该放大器输出该控制电压VCOIN，该控制电压是回授至该VCO。9.一种集成电路，其包含：频率锁定电压调节回路，该频率锁定电压调节回路更包含：压控震荡器(VCO)，其输出VCO信号；除频器，其连接至该VCO，该除频器产生除频VCO信号；频率电压转换器(FVC)，其连接至该除频器，该频率电压转换器将该更低除频VCO信号转换成输出电压FVCOUT；内部参考电压Vref，其连接至该FVC及电压调节器；以及该电压调节器，其连接至该除频器、该FVC、该内部参考电压及该VCO，产生控制电压VCOIN，该控制电压以介于FVCOUT与Vref之间的差值为基础，并且回授至该VCO以锁定该频率锁定电压调节回路中的该VCO的频率。10.如权利要求9所述的集成电路，该除频器对该VCO信号的频率输出进行除法运算以产生更低频率与更长周期，各该更长周期包括3个顺序计时信号，各顺序计时信号以该VCO信号的周期为基础。11.如权利要求10所述的集成电路，该3个顺序计时信号包含：第一计时信号，该FVC在该第一计时信号期间，于该VCO信号的该周期内将计时电容器充电以产生与该VCO信号的频率成反比的FVCOUT；...

【专利技术属性】
技术研发人员：丁汉屹，丰佳迪，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛,KY