SOI电力LDMOS装置制造方法及图纸

本发明专利技术涉及一种LDMOS装置(200)，其包含具有掩埋电介质层(112)及其上掺杂第二掺杂类型的半导体层(115)的处置部分(110)。掺杂第一类型的漂移区域(120)在提供漏极延伸的所述半导体层内。栅极堆叠包含在与所述漂移区域的结的相应侧上的栅极电介质层(122)上的栅极电极(123)。DWELL区域(130)在所述半导体层内。掺杂所述第一类型的源极区域(148)在所述DWELL区域内。掺杂所述第一类型的漏极区域(145)在所述漂移区域内。掺杂所述第二类型的第一局部掩埋层在包含于所述栅极电极下方的所述漂移区域的第一部分中。掺杂所述第一类型的第二局部掩埋层在包含于所述漏极下方的所述漂移区域的第二部分中。

【技术实现步骤摘要】
SOI电力LDMOS装置
所揭示的实施例涉及绝缘体上半导体(SOI)横向扩散金属氧化物半导体(LDMOS)装置。
技术介绍
SOI是与传统的基于块状硅的技术相比生产更高性能、更低电力(动态)装置的半导体技术。SOI通过在例如硅的半导体材料的较薄顶层与通常是硅衬底的支撑处置部分之间放置例如氧化硅或玻璃的较薄电介质(电绝缘)层而运作。电力集成电路(IC)归因于其小尺寸、低成本、低电力消耗及增加的可靠性等优点而变得重要。以低到中电压范围(例如，30V到120V)操作的电力IC用于例如汽车电子器件、发光二极管驱动器、等离子显示面板、PC外围设备及便携式电力管理产品的应用中。通常通过LDMOS装置设计中的降低表面场(RESURF)结构实现低接通电阻。所述RESURF结构经设计以耗尽LDMOS装置在垂直与横向方向两者上的漂移空间，借此降低接近漂移区域处的表面的电场，且因此提升装置的断开状态击穿电压(BVdss)。SOI对例如LDMOS装置的电力IC是已知的，这是因为SOI在芯片上的各种装置之间提供优越的电隔离以及更好性能。在LDMOS装置中，漏极经横向布置以允许电流横向流动，且漂移区域被插入于沟道与漏极之间以将较高漏极提供到源极BV。因此，LDMOS装置通常经设计以实现更高BV同时最小化特定接通电阻以便降低传导电力损耗。特定接通电阻(RON)被定义为装置的总接通电阻与面积的积。SOILDMOS的电压击穿电压(VBR)与接通电阻两者都取决于漂移区域的长度及掺杂。通常需要较长的漂移区域长度及低掺杂以在常规LDMOS装置中实现较高的击穿电压，不幸的是，这增加装置的接通电阻。相反地，具有较高掺杂级的较短的漂移区域长度降低接通电阻，但不利地影响击穿电压。因此，在击穿电压与接通电阻之间通常存在权衡。
技术实现思路
提供此
技术实现思路
来以简化形式介绍所揭示概念的简短选择，下文在包含所提供图式的具体实施方式中进一步描述所述概念。此
技术实现思路
并不意图限制所主张主题的范围。在正常的绝缘体上半导体(SOI)横向扩散金属氧化物半导体(LDMOS)装置操作下，偏压被施加于形成于LDMOS装置的掩埋氧化物(BOX)层上方的半导体层中的装置端子，其中处置部分在物理上处于0V(接地)的BOX层下方，所述BOX层在LDMOS装置端子与处置部分之间建立差分装置处置电压(DDH电压)。所揭示的实施例识别高电压SOILDMOS或具有大约85V及以上的典型操作电压范围的漏极延伸的MOS装置，DDH电压可显著影响LDMOS装置的击穿电压(BV)及驱动电流。此结果是因为相对于LDMOS装置端子上的电压的处置部分电压可影响与漂移区域相关联的耗尽区域。如本文所使用，LDMOS装置与扩散(或漏极延伸的)金属氧化物半导体(DMOS)装置同义，且包含n沟道LDMOS(NLDNMOS)与P沟道PLDMOS装置两者。解决此DDH电压问题的一种已知设计是使用轻掺杂漂移区域(有时与场板组合)。然而，此已知设计经识别为具有高Rsp、低Idsat及准饱和问题等缺点。本文描述的LDMOS装置结构包含n型局部掩埋层以及p型局部掩埋层两者，其包含具有与栅极电极的部分下方的漂移区域包含的掺杂类型相反的掺杂类型的这些局部掩埋层中的一者。已发现，此局部掩埋层布置最小化DDH电压敏感度，使得LDMOS装置可进行操作而无显著的BV降级，使得可使所述装置提供良好的Rsp、Idsat并在广泛范围的DDH电压条件下最小化准饱和效应。因此，对于所揭示的包含与栅极电极的部分下方的漂移区域的类型相反的类型的局部掩埋层的LDMOS装置，PLDMOS中归因于DDH电压的负DDH条件(例如，低于参考NLDMOS中的接地处置的接地装置电压)及正DDH(高侧情形)中的降低的resurf效应(例如，PLDMOS源极电压高于处置部分电势)可被补偿。结合任选揭示的(使用各种背端金属级金属1(M1)、金属2(M2)…及栅极电极中的一或多者构造的)交错场板运作，LDMOS装置可因为局部掩埋层与交错场板结构彼此互补而进一步变成DDH电压不变。因此可设计具有相对于DDH电压的各种操作条件需求的使用所揭示的不同局部掩埋层布置以及任选交错FP的LDMOS装置，且可跨越裸片使用相同漂移区域掺杂浓度分布将其集成于相同的IC裸片上。附图说明现将参考不一定按比例绘制的附图，其中：图1是展示根据实例实施例的用于形成具有第一局部掩埋层及第二局部掩埋层的SOI横向LDMOS装置的实例方法的步骤的流程图。图2是根据实例实施例的具有第一及第二局部掩埋层的实例揭示的SOINLDMOS装置的横截面描绘。图3是根据实例实施例的具有第一及第二局部掩埋层的实例SOILDMOS装置的俯视图，其中栅极电极呈跑道配置。图4A是展示根据实例实施例的各自被展示为共同裸片上的半装置的实例NLDMOS装置及PLDMOS装置的裸片的横截面描绘，所述半装置针对正DDH电压被设计为具有所揭示的局部掩埋层布置及所揭示的交错FP布置。图4B是展示根据实例实施例的被展示为半装置的实例PLDMOS装置的裸片的横截面描绘，所述半装置针对负DDH电压被设计为具有所揭示的局部掩埋层布置及所揭示的交错FP布置。具体实施方式参考图式描述实例实施例，其中相似的元件符号用于标示类似或等效元件。所说明的动作或事件的排序不应被认为是具限制性，这是因为一些动作或事件可以不同顺序发生及/或与其它动作或事件同时发生。此外，可能不需要所说明的一些动作或事件来实施根据本专利技术的方法。此外，如本文所使用的术语“耦合到”或“与……耦合”(及类似物)(无进一步限制)希望描述间接或直接电连接。因此，如果第一装置“耦合”到第二装置，那么那个连接可为通过直接电连接(其中在通路中仅存在寄生现象)，或为经由包含其它装置及连接的中介物通过间接电连接。针对间接耦合，中介物通常不会修改信号的信息但可能会调整其电流电平、电压电平及/或电力电平。图1是展示根据实例实施例的用于形成具有第一局部掩埋层及第二局部掩埋层的SOILDMOS装置的实例方法100的步骤的流程图。图2是根据实例实施例的具有被展示为局部PBL161的第一局部掩埋层及被展示为局部NBL162的第二局部掩埋层的实例揭示的NLDMOS装置200的横截面描绘。尽管在图2中展示并在本文中大体上描述NLDMOS装置200，但所属领域的一般技术人员应清楚，通过由p掺杂区域替代的n掺杂区域(且反之亦然)来使用此信息形成PLDMOS晶体管，所以，举例来说，NLDMOS装置200的pbody区域将为PLDMOS装置的nbody区域。步骤101包括提供其上具有毯覆掩埋电介质(BOX)层112及BOX层112上的半导体层115的处置部分110，如图2中所展示。半导体层115掺杂第二掺杂类型(针对NLDMOS装置200是p半导体层115(或pwell区域)，且针对PLDMOS装置是n半导体层115(或nwell区域))。BOX层112具有从0.5μm到4μm变化的典型厚度，例如大约2μm的厚度。处置部分110可包括硅或其它材料，且BOX层112可包括氧化硅。半导体层115可包括硅锗或其它半导体材料。半导体层115可在从1μm到9μm的厚度内变化，通常是4μm到5μm厚。半导体层115中的掺杂级可在5本文档来自技高网...

【技术保护点】
一种横向扩散金属氧化物半导体LDMOS装置，其包括：处置部分，其上具有毯覆掩埋电介质BOX层及所述BOX层上的半导体层，所述半导体层掺杂第二掺杂类型；漂移区域，其在所述半导体层内掺杂第一掺杂类型以提供漏极延伸区域；栅极堆叠，其包含邻近与所述漂移区域的结的相应侧且在所述相应侧上的所述半导体层的沟道部分上方的栅极电介质层及所述栅极电介质层上的经图案化的栅极电极；DWELL区域，其在所述半导体层内；源极区域，其在所述DWELL区域内掺杂所述第一掺杂类型；漏极区域，其在所述漂移区域内掺杂所述第一掺杂类型；第一局部掩埋层，其在包含于所述栅极电极的至少一部分下方的所述漂移区域的第一部分中掺杂所述第二掺杂类型，及第二局部掩埋层，其在包含于所述漏极区域下方的所述漂移区域的第二部分中掺杂所述第一掺杂类型。

【技术特征摘要】
2016.01.28 US 15/009,0171.一种横向扩散金属氧化物半导体LDMOS装置，其包括：处置部分，其上具有毯覆掩埋电介质BOX层及所述BOX层上的半导体层，所述半导体层掺杂第二掺杂类型；漂移区域，其在所述半导体层内掺杂第一掺杂类型以提供漏极延伸区域；栅极堆叠，其包含邻近与所述漂移区域的结的相应侧且在所述相应侧上的所述半导体层的沟道部分上方的栅极电介质层及所述栅极电介质层上的经图案化的栅极电极；DWELL区域，其在所述半导体层内；源极区域，其在所述DWELL区域内掺杂所述第一掺杂类型；漏极区域，其在所述漂移区域内掺杂所述第一掺杂类型；第一局部掩埋层，其在包含于所述栅极电极的至少一部分下方的所述漂移区域的第一部分中掺杂所述第二掺杂类型，及第二局部掩埋层，其在包含于所述漏极区域下方的所述漂移区域的第二部分中掺杂所述第一掺杂类型。2.根据权利要求1所述的LDMOS装置，其进一步包括在所述半导体层内掺杂所述第二掺杂类型的主体区域，且所述漂移区域及所述DWELL区域与所述主体区域一起形成。3.根据权利要求1所述的LDMOS装置，其中所述第一局部掩埋层是毯覆层，且所述第二局部掩埋层是局部化层，其具有足够高的掺杂级以反掺杂所述第一局部掩埋层中的掺杂级。4.根据权利要求1所述的LDMOS装置，其中所述第二局部掩埋层是毯覆层，且所述第一局部掩埋层是局部化层，其具有足够高的掺杂级以反掺杂所述第二局部掩埋层中的掺杂级。5.根据权利要求1所述的LDMOS装置，其进一步包括从所述栅极电极及至少一个金属层选出的交错FP布置中的多个场板FP，其中所述交错FP布置包括相对于彼此交错的所述FP，其中随着其到所述漂移区域的垂直距离增加，每一所述FP重叠所述漂移区域的较大部分。6.根据权利要求1所述的LDMOS装置，其中所述LDMOS装置包括NLDMOS装置。7.根据权利要求1所述的LDMOS装置，其中所述LDMOS装置包括PLDMOS装置。8.根据权利要求1所述的LDMOS装置，其中所述衬底包括硅，其中所述栅极电介质层包括氧化硅或氮氧化硅SiON，且其中所述栅极电极包括多晶硅。9.根据权利要求1所述的LDMOS装置，其中所述LDMOS装置包括第一LDMOS装置及第二LDMOS装置，所述第一LDMOS装置与所述第二LDMOS装置相比具有不同的所述局部掩埋层。10.一种形成横向扩散金属氧化物半导体LDMOS装置的方法，其包括：提供处置部分，其上具有毯覆掩埋电介质BO...

【专利技术属性】
技术研发人员：扎卡里·K·李，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国,US