场效晶体管器件制造技术

一种场效晶体管，包括衬底、至少一栅极堆叠结构、源极与漏极区域以及内连线结构。内连线结构包含连接至导电区域的金属内连线、黏着鞘结构以及顶盖层。黏着鞘结构配置于金属内连线与层间介电层之间并围绕金属内连线。顶盖层配置在金属内连线上并覆盖位于金属内连线与层间介电层之间的间隙。

【技术实现步骤摘要】
场效晶体管器件
本专利技术实施例涉及场效晶体管器件。
技术介绍
随着半导体器件的线宽持续依照比例缩小，互补式金氧半场效电晶体兼容(CMOS-compatible)的半导体器件诸如平面场效晶体管或鳍状场效晶体管(fin-typemetaloxidesemiconductorfieldeffecttransistor，FinFET)的栅极宽度和沟道长度不断缩小。对于高集成度和紧密设计规则的半导体器件而言，金属触点或内连线的形成颇具挑战。
技术实现思路
一种场效晶体管器件包括衬底、介电层、导电区域、层间介电层以及内连线结构。衬底具有位于其上的至少一栅极堆叠结构以及分设在至少一栅极堆叠结构的相对侧的源极与漏极区域。介电层配置在衬底的上方并覆盖至少一栅极堆叠结构以及源极与漏极区域。导电区域配置在介电层的上方。层间介电层配置在导电区域的上方。内连线结构配置在层间介电层内以及配置在导电区域上，其中内连线结构包括配置在导电区域上的金属内连线、配置在金属内连线与层间介电层之间且围绕金属内连线的黏着鞘结构以及配置在金属内连线上并覆盖金属内连线与层间介电层之间的间隙的顶盖层。附图说明根据以下的详细说明并配合所附图式以了解本专利技术实施例。应注意的是，根据本产业的一般作业，各种特征并未按照比例绘制。事实上，为了清楚说明，可能任意的放大或缩小器件的尺寸。图1为依据一些本专利技术实施例的场效晶体管器件的剖面示意图。图2A到图2L为依据一些本专利技术实施例的场效晶体管器件的制造方法的各种阶段所形成的部分场效晶体管器件的剖面示意图。图3为依据一些本专利技术实施例的场效晶体管器件的制造方法的处理步骤的示例性流程图。附图标号说明10：场效晶体管器件12：鳍状场效晶体管器件100：衬底110：栅极堆叠结构120：源极与漏极区域130：连接结构140：介电层150：导电结构152：衬层152a：残留的衬层160：第一层间介电层162：第一光刻胶图案163：介层窗163b：介层窗的侧壁164：填充材料168：停止层168a：残留的停止层170：第二层间介电层172：第二光刻胶图案173：沟槽开口173b：沟槽开口的侧壁174：阻挡层174a：残留的阻挡层174b：残留的阻挡层的侧壁176：黏着层176a：残留的黏着层176b：黏着鞘结构180：金属材料180a：金属内连线181：间隙(空气间隙)182：顶盖层188：内连线结构S300、S302、S304、S306、S308、S310、S312、S314、S316、S318、S320、S322、S324、S326：步骤具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字母。此重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。本专利技术实施例描述一种场效晶体管器件的示例性制造方法及由此方式所形成的场效晶体管器件。场效晶体管器件例如是形成在单晶体半导体衬底(monocrystallinesemiconductorsubstrate)上，例如在一些实施方式中的基体硅衬底(bulksiliconsubstrate)。在一些实施方式中，做为替代，场效晶体管器件例如形成在绝缘层上有硅(silicon-on-insulator，SOI)衬底或绝缘层上有锗(germanium-on-insulator，GOI)衬底上。另外，依据本专利技术实施例，硅衬底例如包括其他导电层、掺杂区或其他半导体器件(诸如：晶体管、二极管或类似物等)。本专利技术实施例旨在提供进一步的解释，但不用于限制其范围。图1为依据一些本专利技术实施例的场效晶体管器件的剖面示意图。在图1中，在一些特定实施方式中，场效晶体管器件10包括形成在衬底100上的至少一栅极堆叠结构110以及位于衬底100内并分设在栅极堆叠结构110的相对两侧的源极与漏极区域120。在一些实施方式中，场效晶体管器件10更包括位于栅极堆叠结构110与源极与漏极区域120上方且覆盖栅极堆叠结构110与源极与漏极区域120的介电层140以及电性连接至源极与漏极区域120的至少一连接结构130。在一些实施方式中，场效晶体管器件10可以是鳍状场效晶体管(FinFET)器件，栅极堆叠结构110包括多晶硅栅极结构或替换金属栅极结构(replacementmetalgatestructure)，且源极与漏极区域120包括应变源极与漏极区域(strainedsourceanddrainregions)。介电层140例如包括单层或多层的介电层或层间介电层(inter-dielectriclayer)。在一些实施方式中，场效晶体管器件10包括位在介电层140上方的导电区域150以及连接至导电区域150的内连线结构188。在特定实施方式中，导电区域150电性连接至位于其下方的连接结构130或更进一步电性连接至额外的连接结构，甚或在导电区域150以及连接结构130之间可能配置介电层(未绘示)。另外，在一些实施方式中，导电区域150没有电性连结至连接结构130，又或者内连线结构188为电性浮动(electricallyfloating)。场效晶体管器件10的内连线结构188旨在设置于栅极堆叠结构110上用以作为内连结(interconnection)，即建立内部构件之间的电性连结。图2A至图2L为依据一些本专利技术实施例的场效晶体管器件的制造方法的各种阶段所形成的部分场效晶体管器件的剖面示意图。在本专利技术实施例中，是以鳍状场效晶体管器件12为例，但不以此为限制，且主要是针对本专利技术实施例的场效晶体管器件中位于导电区域上的至少一内连线结构的部分进行说明。请参照图1与图2A，在一些实施方式中，提供衬底100，其中衬底100包括形成在衬底100上的至少一栅极堆叠结构110以及位于衬底100内并分设在栅极堆叠结构110的相对两侧的源极与漏极区域120。此外，更提供电性连接至源极与漏极区域120的至少一连接结构130、位于栅极堆叠结构110、源极与漏极区域120以及连接结构130的上方并覆盖栅极堆叠结构110、源极与漏极区域120以及连接结构130的介电层140以及位于介电层140上方的导电区域150。在一些实施方式中，衬底100例如是单晶体硅半导体衬底(monocrystallinesiliconsemiconductorsubstrate)或SOI衬底。图1中所示出的一个或多个栅极堆叠结构1本文档来自技高网...

【技术保护点】
一种场效晶体管器件，其特征在于，包括：衬底，具有位于其上的至少一栅极堆叠结构以及分设在所述至少一栅极堆叠结构的相对侧的源极与漏极区域；介电层，配置在所述衬底的上方并覆盖所述至少一栅极堆叠结构以及所述源极与漏极区域；导电区域，配置在所述介电层的上方；层间介电层，配置在所述导电区域的上方；以及内连线结构，配置在所述层间介电层内以及配置在所述导电区域上，其中所述内连线结构包括：金属内连线，配置在所述导电区域上；黏着鞘结构，配置在所述金属内连线与所述层间介电层之间，且围绕所述金属内连线；以及顶盖层，配置在所述金属内连线上，并覆盖所述金属内连线与所述层间介电层之间的间隙。

【技术特征摘要】
2015.12.15 US 14/968,9211.一种场效晶体管器件，其特征在于，包括：衬底，具有位于其上的至少一栅极堆叠结构以及分设在所述至少一栅极堆叠结构的相对侧的源极与漏极区域；介电层，配置在所述衬底的上方并覆盖所述至少一栅极堆叠结构以及所述源极与漏极区域；导电区域，配置在所述...

【专利技术属性】
技术研发人员：张哲诚，林志翰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71