具有协作时序恢复的有线接收器电路制造技术

一些实施例包括装置和方法，具有：输入端，所述输入端用于接收输入信号；附加输入端，所述附加输入端用于接收具有不同相位的时钟信号以对输入信号进行采样；以及决策反馈均衡器(DFE)，具有DFE片。所述DFE片包括：多个数据比较器，用于基于对所述输入信号的所述采样来提供数据信息；以及多个相位误差比较器，用于提供与对所述输入信号的采样相关联的相位误差信息。所述DFE片的相位误差比较器数量不大于所述DFE片的数据比较器数量。

【技术实现步骤摘要】
【国外来华专利技术】具有协作时序恢复的有线接收器电路优先权声明本专利申请要求2014年12月17日提交的美国申请号14/573,343的优先权的权益，所述专利通过引用以其全部内容结合在此。
本文描述的实施例涉及数据传输。一些实施例涉及均衡器和时钟数据恢复。
技术介绍
许多电子设备或系统(如计算机、平板电脑、数字电视机)包括位于电路板上的组件(例如，集成电路芯片)。所述组件可以使用可携带数据的信号而彼此通信。所述信号通常在所述电路板上的导线(如基于金属的迹线)上传输。随着技术的进步，一些电气组件可以使用频率相对较高(例如，2千兆赫或更高)的信号而彼此通信。这样的高频信号可以用于以相对较高的数据速率(例如，每秒2千兆位或更高)传输数据。一些传统的接收器组件可能能够以如此高的数据速率来接收数据。然而，在一些情况下，这种传统的接收器组件可能在功耗和面积方面遭受巨增的成本。附图说明图1示出了根据本文所述的一些实施例的包括设备和所述设备之间的信道的装置。图2示出了根据本文所述的一些实施例的包括接收器通道和捆绑控制单元的接收器的框图。图3是根据本文所述的一些实施例的可对应于图2的时钟信号的时钟信号的时序图。图4示出了根据本文所述的一些实施例的包括DFE片的决策反馈均衡器(DFE)的框图。图5A和图5B示出了根据本文所述的一些实施例的包括用于在图4的DFE中实现条件相位检测的信息的图表。图6示出了根据本文所述的一些实施例的采用协作时钟和数据恢复技术的接收器的框图。图7根据本文所述的一些实施例示出了采用系统(例如，电子系统)形式的装置。图8根据本文所述的一些实施例示出了运行接收器的方法的流程图。具体实施方式图1示出了根据本文所述的一些实施例的包括设备101和102以及设备101和102之间的信道103的装置100。装置100可以包括或被包括在电子设备或系统中，如计算机(例如，服务器、台式机、膝上型电脑或笔记本电脑)、平板电脑、蜂窝电话或其他电子设备或系统。设备101和102中的每一个可以包括诸如IC芯片的集成电路(IC)。设备101和102可以包括控制器(例如，处理器、输入/输出控制器、存储设备或其他电子设备)。如图1所示，设备101和102可分别包括发射器110和接收器120。信道103可以包括通道1030、1031、1032和1033至103M，以在设备101和102之间传导信号。通道1030至103M中的每一个可以包括设备101和102所在的电路板(例如，印刷电路板)上的传导迹线(例如，电线，如基于金属的迹线)。设备101和102可以通过在通道1030至103M上提供信号来相互通信。如图1所示，例如，发射器110可以通过VRXM在通道1030、1031、1032和1033至103M上将信号VRX0、VRX1、VRX2和VRX3至VRXM分别发射到接收器120。设备101和102可以使用对应于相对较高数据速率的相对较高频率的信号(例如，每个通道高达32千兆位每秒(Gb/s)或更高)来彼此通信。在如此高的数据速率下，当由发射器110发射的信号(例如，VRX0至VRXM)到达接收器120时，可能发生符号间干扰(ISI)。如以下更详细地描述的，接收器120采用技术来以相对高的数据速率准确地接收数据，同时它可以以较高的速度进行操作，消耗更少的功率，并且与一些传统的接收器相比具有更小的尺寸。接收器120可以包括以下参照图2至图8描述的接收器。图2示出了根据本文所述的一些实施例的包括接收器通道2200、2201、2202和2203以及捆绑控制单元240的接收器220的框图。接收器220可对应于图1的接收器120。图2中的信号VRX0、VRX1、VRX2和VRX3可以由发射器(例如，图1的发射器110)通过信道(例如，图1的信道103)的单独通道(例如，通道1030、1031、1032和1033)发射到接收器220。通道1030、1031、1032和1033中的每一个可以包括电路板上的一个或多个导线，如基于金属的迹线。图2示出了接收器220包括四个接收器通道2200、2201、2202和2203的示例。所述的接收器通道的数量可能会变化。如图2所示，接收器通道2200、2201、2202和2203中的每一个可包括连续时间线性均衡器(CTLE)205、DFE215以及时钟和数据恢复(CDR)环路225。为了简单起见，以下描述主要描述了接收器通道2200的操作。其他接收器通道2201、2202和2203可以具有类似的操作。接收器通道2200中的CTLE205可进行操作以接收信号VRX0并生成信号(例如，输入信号)V输入0。基于包括四种不同的异相时钟信号(例如，正交时钟)CLK0、CLK90、CLK180和CLK270的不同时钟信号CLK[0，90，180，270]的时序(例如，相位)，DFE215可以对信号V输入0进行采样。DFE215可以基于信号V输入0的采样来进行操作以提供数据信息D输出0。基于对提供数据信息D输出0的信号V输入0的相同的采样，DFE215还可以提供相位误差信息Err00、Err090、Err0180、Err0270(在图2中也表示为Err0[0，90，180，270])。DFE215可以包括多个DFE片。错误信息Err0[0，90，180，270]中的每一个可由所述DFE片之一提供。可向CDR环路225提供相位误差信息Err0[0，90，180，270]和数据信息D输出0。基于Err0[0，90，180，270]，CDR环路225可以进行操作以生成相位误差信息ERR0。其他接收器通道2201、2202和2203还可以基于时钟信号CLK[0，90，180，270]的时序分别对信号V输入1、V输入2和V输入3进行采样。基于这些采样，接收器通道2201、2202和2203可以提供对应的相位误差信息Err1[0，90，180，270]、Err2[0，90，180，270]和Err3[0，90，180，270]以及Err3，以及数据信息D输出1、D输出2和D输出3和相位误差信息ERR0、ERR1、ERR2和ERR3。捆绑控制单元240可以进行操作以组合相位误差信息ERR0、ERR1、ERR2和ERR3并生成控制信息CTL捆绑，并且然后将其提供给每个接收器通道2200、2201、2202和2203中的每一个的CDR环路225。基于控制信息CTL捆绑，接收器通道2200、2201、2202和2203可以执行协作时钟和数据恢复操作。此操作可以控制(例如，调整)时钟信号CLK[0，90，180，270]的时序(例如，相位)，以便提高信号V输入0、V输入1、V输入2或V输入3的采样精度，如在下面参考图6更详细地描述的。图3是可对应于图2的时钟信号CLK[0，90，180，270]的时钟信号CLK0、CLK90、CLK180和LK270的时序图。如图3所示，信号V输入可以包括符号315；符号315中的每一个可以携带信息位，如位Dn-4至Dn+4，其也可以表示为位D[n-4：n+4]。信号V输入可对应于图2的接收器通道2200、2201、2202和2203之一的DFE215的输入端处的信号V输入0、V输入1、V输入2和V输入3之一。因此，本文档来自技高网...

【技术保护点】
一种电路装置，包括：输入，所述输入用于接收输入信号；附加输入，所述附加输入用于接收具有不同相位的时钟信号以对所述输入信号进行采样；以及决策反馈均衡器(DFE)，具有DFE片，所述DFE片包括用于基于对所述输入信号的所述采样来提供数据信息的数据比较器、以及用于提供与对所述输入信号的所述采样相关联的相位误差信息的相位误差比较器，其中，所述DFE片的相位误差比较器的数量不大于所述DFE片的数据比较器的数量。

【技术特征摘要】
【国外来华专利技术】2014.12.17 US 14/573,3431.一种电路装置，包括：输入，所述输入用于接收输入信号；附加输入，所述附加输入用于接收具有不同相位的时钟信号以对所述输入信号进行采样；以及决策反馈均衡器(DFE)，具有DFE片，所述DFE片包括用于基于对所述输入信号的所述采样来提供数据信息的数据比较器、以及用于提供与对所述输入信号的所述采样相关联的相位误差信息的相位误差比较器，其中，所述DFE片的相位误差比较器的数量不大于所述DFE片的数据比较器的数量。2.如权利要求1所述的装置，其中，所述DFE片的相位误差比较器的数量小于所述DFE片的数据比较器的数量。3.如权利要求1所述的装置，其中，所述DFE片的相位误差比较器的数量等于所述DFE片的数据比较器的数量的一半。4.如权利要求1所述的装置，其中，所述DFE片中的每一个仅包括所述相位误差比较器中的一个。5.如权利要求4所述的装置，其中，所述相位误差比较器中的每一个被安排成用于基于所述数据信息的三个连续位的值来提供所述相位误差信息的一部分。6.如权利要求1所述的装置，其中，所述DFE包括多个抽头，所述多个抽头包括推测性第一抽头。7.如权利要求1所述的装置，其中，所述时钟信号包括正交时钟信号。8.一种电路装置，包括：接收器通道，所述接收器通道中的每一个包括决策反馈均衡器，所述决策反馈均衡器用于对输入信号进行采样以提供与用于对所述输入信号进行采样的时钟信号相关联的数据信息和相位误差信息；组合器，所述组合器用于对来自所述接收器通道中的每一个的所述相位误差信息进行组合以提供捆绑相位误差信息；以及控制器，所述控制器用于向所述接收器通道中的每一个提供控制信息以控制所述时钟信号的时序，所述控制信息是基于所述捆绑相位误差信息生成的。9.如权利要求8所述的装置，其中，所述接收器通道中的每一个包括用于基于所述控制信息来调整所述时钟信号的相位的时钟-数据恢复环路。10.如权利要求8所述的装置，其中，所述接收器通道中的每一个包括：通道比例控制器，所述通道比例控制器用于基于所述相位误差信息提供附加控制信息；以及选择器，所述选择器用于选择基于所述捆绑相位误差信息而生成的所述控制信息与所述附加控制信息中的一者以产生所选控制信息，以便基于所述所选控制信息来控制所述时钟信号的所述时序。11.如权利要求10所述的装置，其中，所述通道比例控制器被安排成用于在所述选择器选择所述附加控制信息的情况下将所述时钟-数据恢复环路的环路增益提高四倍。12.如权利要求8所述的装...

【专利技术属性】
技术研发人员：T·穆萨，G·凯斯金，G·巴拉穆鲁汉，J·E·耀斯，B·K·卡斯帕，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US