薄膜晶体管阵列基板制造技术

根据本发明专利技术的一个实施方案的薄膜晶体管阵列基板包括有源层、中间层、栅极绝缘膜、栅电极、层间绝缘膜、源电极以及漏电极。有源层位于基板上，并且栅极绝缘膜位于有源层上。栅电极位于栅极绝缘膜上，并且层间绝缘膜位于栅电极上。源电极和漏电极位于层间绝缘膜上并且连接至有源层。中间层位于有源层与栅极绝缘膜之间，并且由包含第IV族元素的氧化物半导体制成。

【技术实现步骤摘要】
【国外来华专利技术】薄膜晶体管阵列基板
本专利技术涉及一种薄膜晶体管阵列基板。
技术介绍
随着多媒体的发展，平板显示器(FDP)正变得越来越重要。因此，可以实际使用诸如液晶显示器(LCD)、等离子体显示面板(PDP)、场发射显示器(FED)、有机发光显示器等的各种平板显示器。其中，有机发光显示器作为下一代显示器引起关注，这是因为它们具有1ms(毫秒)或小于1ms的快速响应时间和低功耗并且由于它们自身发光而没有视角问题。通过利用无源矩阵驱动模式或者使用薄膜晶体管的有源矩阵驱动模式来驱动显示装置。在无源矩阵驱动模式中，通过对交叉阳极和阴极形成的线进行选择彼来驱动，而在有源矩阵驱动模式中，薄膜晶体管连接至各个像素电极，并且每个像素以由连接至薄膜晶体管的栅电极的电容器的电容维持的电压驱动。非常重要的是，薄膜晶体管具有耐久性和电可靠性以及诸如迁移率、漏电流等的基本特性。薄膜晶体管中的有源层通常由非晶硅或多晶硅形成。然而，虽然非晶硅具有成膜工艺简单和生产成本低等优点，但是电学上不可靠。多晶硅由于处理温度高而难以在大面积上使用，并且不能为不同的结晶方法提供均匀性。因为有源层即使在低温下形成也能提供高的迁移率，并且电阻随着氧含量的大的变化使得非常容易获得期望的物理性质，所以由氧化物半导体制成的有源层目前正在薄膜晶体管应用中引起广泛关注。可以用作有源层的氧化物半导体的实例包括锌氧化物(ZnO)、铟锌氧化物(InZnO)或铟镓锌氧化物(InGaZnO4)。包含氧化物半导体有源层的薄膜晶体管可以具有各种结构。其中，由于器件特性，通常使用共面结构和蚀刻阻挡结构。图1是示出常规共面薄膜晶体管的截面图。图2是原子扩散的模式图。图3是薄膜晶体管的截面图。参照图1，遮光膜20位于基板15上，并且缓冲层25位于遮光膜20上。在缓冲层25上形成氧化物半导体的有源层30。栅极绝缘膜35和栅电极40位于有源层30的顶部。层间绝缘膜45位于栅电极40上，并且源电极50a和漏电极50b分别连接至有源层30，从而形成薄膜晶体管10。在形成有源层30、栅极绝缘膜35和栅电极40之后，薄膜晶体管经历多次后续热处理工艺。如图2所示，一旦执行了后续热处理工艺，就会发生其中栅极绝缘膜35中的氢或氧原子扩散到有源层30中的原子扩散。参照图3，有源层中的A区域具有In11Ga1Zn0.9O23.8的测得原子比，B区域具有In6.4Ga1Zn1.3O13.6的测得原子比，这意味着在有源层30与栅极绝缘膜35之间的界面处的高的氧含量。参照图4，如果在有源层30与栅极绝缘膜35之间的界面处的氧含量增加，则会导致未结合的氧原子过剩。具有两个电子的氧是稳定的，但是具有不成对电子的每个氧原子捕获通过有源层30中的沟道移动的电子，从而使器件的特性劣化。
技术实现思路
[技术问题]本专利技术提供能够防止器件劣化并提高可靠性的薄膜晶体管阵列基板。技术方案为了实现该目的，根据本专利技术的示例性实施方案的薄膜晶体管包括有源层、中间层、栅极绝缘膜、栅电极、层间绝缘膜以及源电极和漏电极。有源层位于基板上，并且栅极绝缘膜位于有源层上。栅电极位于栅极绝缘膜上，并且层间绝缘膜位于栅电极上。源电极和漏电极位于层间绝缘膜上并且连接至有源层。中间层位于有源层和栅极绝缘膜之间，并且由包含第IV族元素的氧化物半导体制成。本专利技术的另一示例性实施方案提供了一种薄膜晶体管阵列基板，该薄膜晶体管阵列基板包括栅电极、栅极绝缘膜、中间层、有源层、蚀刻阻挡物以及源电极和漏电极。栅电极位于基板上，并且栅极绝缘膜位于栅电极上。有源层位于栅极绝缘膜上，并且蚀刻阻挡物位于有源层上。源电极和漏电极位于蚀刻阻挡物上并且连接至有源层。中间层位于有源层和栅极绝缘膜之间，并且由包含第IV族元素的氧化物半导体制成。本专利技术的又一示例性实施方案提供了一种薄膜晶体管阵列基板，该薄膜晶体管阵列基板包括基板、有源层、栅极绝缘膜、栅电极、层间绝缘膜以及源电极和漏电极。有源层位于基板上，并且包括下部有源层和中间层。栅极绝缘膜位于栅电极上。源电极和漏电极位于层间绝缘膜上并且连接至有源层。中间层由包含第IV族元素的氧化物半导体制成。[有益效果]本专利技术提供了通过在栅极绝缘膜与有源层之间包括包含第IV族元素的中间层来防止栅极绝缘膜中的氢元素和氧元素在热处理期间扩散到有源层中的优点，从而防止器件劣化。此外，本专利技术可以通过在有源层与栅极绝缘膜之间形成包含硅的中间层来防止由过量的氧引起的正偏温度应力。此外，本专利技术可以通过添加与保留在中间层中的过量的氧一样多的氢原子来防止过量的氧捕获电子，从而防止正偏温度应力。附图说明图1是示出常规的共面薄膜晶体管的截面图；图2是原子扩散的模式图；图3是薄膜晶体管的截面图；图4是未结合的氧原子的模式图；图5是根据本专利技术的第一示例性实施方案的薄膜晶体管阵列基板的截面图；图6是根据本专利技术的第二示例性实施方案的薄膜晶体管阵列基板的截面图；图7是根据本专利技术的第三示例性实施方案的薄膜晶体管阵列基板的截面图；图8是根据本专利技术的第四示例性实施方案的薄膜晶体管阵列基板的截面图；图9是示出包括根据本专利技术的第一示例性实施方案的薄膜晶体管阵列基板的显示装置的图；图10a至图10e是示出制造根据本专利技术的第一示例性实施方案的薄膜晶体管阵列基板的方法的各个过程的图；图11a至图11h是示出制造根据本专利技术的第三示例性实施方案的薄膜晶体管阵列基板的方法的各个过程的图；图12a至图12f是示出制造根据本专利技术的第四示例性实施方案的薄膜晶体管阵列基板的方法的各个过程的图；图13是示出对根据本专利技术的第一示例性实施方案制造的薄膜晶体管阵列基板的卢瑟福背散射光谱测量的结果的图；图14是示出对根据本专利技术的第三示例性实施方案制造的薄膜晶体管阵列基板的卢瑟福背散射光谱测量的结果的图；图15是根据比较例1的薄膜晶体管的漏极电流与栅源电压的图；图16是根据比较例2的薄膜晶体管的漏极电流与栅源电压的图；图17是根据比较例3的薄膜晶体管的漏极电流与栅源电压的图；图18是根据实施方案1的薄膜晶体管的漏极电流与栅源电压的图；图19是根据比较例4的薄膜晶体管的漏极电流与栅源电压的图；图20是根据实施方案2的薄膜晶体管的漏极电流与栅源电压的图；图21是根据比较例5的薄膜晶体管的漏极电流与栅源电压的图；图22是根据比较例6的薄膜晶体管的漏极电流与栅源电压的图；图23是根据实施方案3的薄膜晶体管的漏极电流与栅源电压的图；图24是根据本专利技术实施方案3的薄膜晶体管的电流变化率的图；图25是在根据实施方案4制造的薄膜晶体管中中间层中的过量的氧的量相对于中间层中的硅含量的测量的图；图26是在根据实施方案4制造的薄膜晶体管中中间层中的过量的氧的量相对于中间层中的氢含量的测量以及所产生的正偏温度应力测量的图；图27是在根据实施方案4制造的薄膜晶体管中在中间层的和的变化厚度下，阈值电压、载流子迁移率和DIBL(漏极诱导的势垒降低)的测量的图；以及图28是根据实施方案4和比较例7制造的薄膜晶体管的正偏温度应力的测量的图。具体实施方式在下文中，将参照附图详细描述本专利技术的示例性实施方案。图5是根据本专利技术的第一示例性实施方案的薄膜晶体管阵列基板的截面图。参照图5，根据本专利技术的第一示例性实施方案的薄膜晶体管阵列基板100使用具有位于有源层的顶部本文档来自技高网...

【技术保护点】
一种薄膜晶体管阵列基板，包括：基板；位于所述基板上的有源层；位于所述有源层上的栅极绝缘膜；位于所述栅极绝缘膜上的栅电极；位于所述栅电极上的层间绝缘膜；位于所述层间绝缘膜上并且连接至所述有源层的源电极和漏电极；以及其中由包含第IV族元素的氧化物半导体制成的中间层位于所述有源层与所述栅极绝缘膜之间。

【技术特征摘要】
【国外来华专利技术】2014.12.16 KR 10-2014-01812961.一种薄膜晶体管阵列基板，包括：基板；位于所述基板上的有源层；位于所述有源层上的栅极绝缘膜；位于所述栅极绝缘膜上的栅电极；位于所述栅电极上的层间绝缘膜；位于所述层间绝缘膜上并且连接至所述有源层的源电极和漏电极；以及其中由包含第IV族元素的氧化物半导体制成的中间层位于所述有源层与所述栅极绝缘膜之间。2.根据权利要求1所述的薄膜晶体管阵列基板，其中所述中间层包含铟、镓和锌，并且还包含第IV族元素。3.根据权利要求2所述的薄膜晶体管阵列基板，其中所述中间层具有In1.1Ga1Zn1Si(0.5～2)O(7.3～8.15)的原子比。4.根据权利要求3所述的薄膜晶体管阵列基板，其中所述中间层具有至的厚度。5.根据权利要求2所述的薄膜晶体管阵列基板，其中所述第IV族元素是硅。6.根据权利要求5所述的薄膜晶体管阵列基板，其中所述硅的含量在2.9×1022cm-3至3.2×1022cm-3之间。7.根据权利要求5所述的薄膜晶体管阵列基板，其中所述中间层还包含氢，以及所述氢的含量在1.2×1021cm-3至1.6×1021cm-3之间。8.根据权利要求5所述的薄膜晶体管阵列基板，其中所述中间层具有至的厚度。9.一种薄膜晶体管阵列基板，包括：...

【专利技术属性】
技术研发人员：白朱爀，裵钟旭，塞鲁恩特·洪，李道炯，朴泰昱，
申请(专利权)人：乐金显示有限公司，
类型：发明
国别省市：韩国,KR