防止子沟道漏电流制造技术

实施例包括一种装置，该装置包括：衬底上的鳍状物结构，鳍状物结构包括鳍状物顶部和底部部分、包括多数载流子的沟道、以及外延(EPI)层；绝缘层，其包括邻近鳍状物顶部和底部部分的绝缘层顶部和底部部分；其中(a)EPI层包括IV族和III‑V族材料中的一种或多种，(b)鳍状物底部部分包括掺杂剂的鳍状物底部部分浓度，掺杂剂与多数载流子极性相反，(c)鳍状物顶部部分包括掺杂剂的鳍状物顶部部分浓度，其低于鳍状物底部部分浓度，(d)绝缘层底部部分包括掺杂剂的绝缘层底部部分浓度，以及(e)绝缘层顶部部分包括绝缘顶层部分浓度，其大于绝缘底部部分浓度。本文描述了其它实施例。

【技术实现步骤摘要】
【国外来华专利技术】防止子沟道漏电流
本专利技术的实施例是在半导体器件领域，以及更具体地，是非平面晶体管。
技术介绍
FinFET是围绕半导体材料的薄带(被称为“鳍状物”)构造的晶体管。晶体管包括标准场效应晶体管(FET)节点/部件：栅极、栅极电介质、源极区域、以及漏极区域。该器件的导电沟道驻留在栅极电介质下方、鳍状物的外侧。具体地，电流沿鳍状物的“两个侧壁”以及沿鳍状物的顶侧而流动。因为导电沟道基本上沿鳍状物的三个不同的外部、平面区域驻留，所以这种FinFET典型地被称为“三栅极”FinFET。存在其它类型的FinFET(例如，“双栅极”FinFET，其中导电沟道主要仅沿鳍状物的两个侧壁驻留而不沿鳍状物的顶侧驻留)。附图说明根据所附权利要求、一个或多个示例实施例的以下详细描述、以及对应的附图，本专利技术的实施例的特征和优点将变得显而易见。在认为适当的情况下，附图标记在附图中重复以指示对应的或相似的元素。图1-2描绘了在各种处理阶段本专利技术的各种实施例的前横截面图。图3a和4a描绘了在不同处理阶段本专利技术的实施例中的均匀掺杂的鳍状物结构的前横截面图。图3b和4b描绘了在不同处理阶段本专利技术的实施例中的均匀掺杂的鳍状物结构的前横截面图。图4c描绘了图4b的实施例的侧横截面图。具体实施方式现在将参考附图，其中相同的结构可以设置有相同的后缀附图标记。为了更清楚地示出各种实施例的结构，本文所包括的附图是半导体/电路结构的图解表示。因此，所制造的集成电路结构的实际外观(例如，在显微照片中)可以表现为不同的，而仍然包含示出的实施例的所要求保护的结构。此外，附图可以仅示出用于理解示出的实施例的结构。本领域已知的附加结构可能未被包括以保持附图清晰。例如，并非必须示出半导体器件的每个层。“实施例”、“各种实施例”等指示如此描述的(多个)实施例可以包括特定特征、结构或特性，但是并不是每个实施例都必须包括特定特征、结构或特性。一些实施例可以具有针对其它实施例描述的特征中的一些特征、全部特征、或者没有这样的特征。“第一”、“第二”、“第三”等描述共同的对象，并指示相同对象的不同实例正在被引用。这样的形容词并非暗示如此描述的对象必须按给定的顺序，或者时间地、空间地、以排序的方式，或者以任何其它方式。“连接”可以指示元件彼此直接物理或电接触，并且“耦合”可以指示元件彼此协作或交互，但是元件可以直接物理或电接触，或者可以不直接物理或电接触。功耗是电路开发中的主要考虑因素。当晶体管处于其截止状态时，应当优选地使通过晶体管的无意泄漏路径的电流消耗最小化。平面型和FinFET晶体管中的主要泄漏路径在子沟道区域(有时被称为FinFets中的“子鳍状物”区域，或者一般而言称为“子结构”)中。为了限制该路径，常规晶体管的设计人员试图在源极与沟道/子沟道区域之间以及漏极与沟道/子沟道区域之间采用尖锐的正/负(p/n)结。在常规的平面晶体管设计中，这种尖锐的p/n结通常通过使用子沟道或子结构区域的恰当的阱相反掺杂来实现。例如，对于pMOS器件而言，沟道下方的阱是负(n)掺杂的，而对于n-MOS器件而言，沟道下方的阱是p掺杂的。然而，申请人已经认识到这种技术在窄平面晶体管(例如，具有<30nm的阱扩散宽度的晶体管)和FinFET两者中都是有问题的。具体地，问题在于后段制程(BEOL)处理(在第一次金属化后的器件制造过程中在半导体晶片上执行的操作)之后最大可实现的掺杂剂浓度(使用注入技术来执行掺杂所实现的)不足以阻止这种泄漏(例如，在IV族晶体管中为1E17cm^-3，而III-V晶体管中为1E16cm^-3)。实施例通过在子沟道区域中任意地实现高掺杂浓度来解决这个问题。具体地，实施例通过去除鳍状物(例如，硅(Si)鳍状物)或窄扩散沟道元件并使用凹槽(例如，沟槽)中的外延(EPI)生长替换它们来实现阱掺杂。在沟槽中形成的外延材料是任意掺杂的，以使得即使在随后的热步骤和蒸发(即，BEOL处理)期间在由于与界面分离而发生掺杂剂损失之后，子沟道区域也保持高掺杂剂浓度。一般地，掺杂需求在子沟道区域中比在沟道区域中要高，并且外延处理与上面紧接描述的任意掺杂剂轮廓相兼容。此外，使用这种基于沟槽的概念的实施例可以包括应变、松弛、或应变中性的沟道区域和/或子沟道区域。因此，利用常规技术，最终可实现的末端制程EOL子沟道掺杂浓度限制在低于预期水平。然而，使用具有EPI替换子沟道和沟道区域的实施例实现沟道和/或子沟道区域中的足够高的掺杂水平。在图1中，在实施例中，使用常规FinFET技术将鳍状物103图案化在衬底101上。衬底101可以包括例如Si、Si1-xGex、Ge、绝缘体上Si(SOI)、绝缘体上SiGe、空中Si(Si-on-nothing，SON)(由此使用具有较低介电常数的绝缘体来替换来自SOI的掩埋氧化物，以使得在硅层下存在气隙)、以及使用标准光刻技术随后进行湿/干蚀刻的空中SiGe(SiGe-on-nothing)。然后使用包含例如硅氧化物或硅氮化物的一层绝缘材料102对整个结构进行覆盖(即，使用浅沟槽隔离(STI))，以使得鳍状物完全浸没在STI102中。然后STI102的顶表面被向下抛光到鳍状物103的顶部以形成平行于衬底101的光滑表面，如图1所示。在图2中，使用湿/干蚀刻技术来去除/蚀刻鳍状物103，以在STI102中形成沟槽104，而衬底101在沟槽104的底部。在其它实施例中，可以部分地蚀刻掉(参见线119与沟槽104的顶部之间的距离)鳍状物103以形成沟槽104而高度118小于STI102厚度117。在图3A-B中，沟槽104填充有“填充材料”105，例如，SixGe1-x(0<x<1)、GexSn1-x(0<x<1)、InxGe1-xAs(0<x<1)、或经由化学气相沉积(CVD)或分子束外延(MBE)选择性地生长的其它III-V材料，以使得沟槽104被填充材料105完全填充。在沟槽中生长的材料105可以与例如P、As、Sb、B、Al、Ga、C、Si、Ge、Sn、Zn、Te、Mg正掺杂或负掺杂，以使得掺杂与晶体管多数载流子类型(例如，其中在n型半导体中电子为多数载流子而在p型半导体中空穴是多数载流子)相反。沟槽104内的填充材料105的掺杂剂浓度可以是均匀的(图3A)，或者以在沟槽底部的浓度高于在沟槽顶部的浓度方式分级的(图3B)。关于图3A，特别地，遍及填充材料105的均匀掺杂可以经由原位掺杂发生。关于图3B，特别地，实施例包括三个掺杂浓度的不同区域，其中区域106比区域107更重掺杂，区域107比区域108更重掺杂，而区域108比区域109更重掺杂。在实施例中，填充材料105分阶段地形成。例如，形成区域106，然后发生离子注入。这可以创建子区域106'，其比子区域106”更重掺杂。然后形成区域107，而后续的离子注入水平低于区域106'和/或区域106”的离子注入水平。然后，形成区域108，而后续的离子注入水平低于区域107'和/或区域107”的离子注入水平。然后形成区域109，而后续的离子注入水平低于区域108'和/或区域108”的离子注入水平。如上面所提及的，原位和注入掺杂两者都用于不同的实施例中。原位本文档来自技高网...

【技术保护点】
一种装置，包括：在衬底上的鳍状物结构，所述鳍状物结构包括鳍状物顶部部分、鳍状物底部部分、包括多数载流子的沟道、以及外延(EPI)层；以及绝缘层，所述绝缘层包括邻近所述鳍状物顶部部分的绝缘层顶部部分，和邻近所述鳍状物底部部分的绝缘层底部部分；其中，(a)所述EPI层包括IV族材料和III‑V族材料中的至少一种，(b)所述鳍状物底部部分包括掺杂剂的鳍状物底部部分浓度，所述掺杂剂与所述多数载流子极性相反，(c)所述鳍状物顶部部分包括所述掺杂剂的鳍状物顶部部分浓度，其小于所述鳍状物底部部分浓度，(d)所述绝缘层底部部分包括所述掺杂剂的绝缘层底部部分浓度，以及(e)所述绝缘层顶部部分包括绝缘顶层部分浓度，其大于绝缘底部部分浓度。

【技术特征摘要】
【国外来华专利技术】1.一种装置，包括：在衬底上的鳍状物结构，所述鳍状物结构包括鳍状物顶部部分、鳍状物底部部分、包括多数载流子的沟道、以及外延(EPI)层；以及绝缘层，所述绝缘层包括邻近所述鳍状物顶部部分的绝缘层顶部部分，和邻近所述鳍状物底部部分的绝缘层底部部分；其中，(a)所述EPI层包括IV族材料和III-V族材料中的至少一种，(b)所述鳍状物底部部分包括掺杂剂的鳍状物底部部分浓度，所述掺杂剂与所述多数载流子极性相反，(c)所述鳍状物顶部部分包括所述掺杂剂的鳍状物顶部部分浓度，其小于所述鳍状物底部部分浓度，(d)所述绝缘层底部部分包括所述掺杂剂的绝缘层底部部分浓度，以及(e)所述绝缘层顶部部分包括绝缘顶层部分浓度，其大于绝缘底部部分浓度。2.根据权利要求1所述的装置，包括在所述鳍状物底部部分内的阱。3.根据权利要求1所述的装置，其中，所述EPI层包括III-V族材料。4.根据权利要求3所述的装置，其中，所述EPI层被包括在所述沟道中并耦合到晶体管的源极和漏极。5.根据权利要求3所述的装置，包括所述衬底，所述衬底包括硅。6.根据权利要求1所述的装置，其中，所述鳍状物结构不与所述衬底单片集成。7.根据权利要求6所述的装置，其中，所述沟道是应变的。8.根据权利要求7所述的装置，其中，所述绝缘层在所述鳍状物结构的最底部边缘的下方延伸。9.根据权利要求1所述的装置，其中，所述鳍状物结构在所述绝缘层的最顶部边缘的上方延伸。10.根据权利要求1所述的装置，其中，所述鳍状物结构包括在所述鳍状物顶部部分和所述鳍状物底部部分之间的鳍状物中间部分，所述鳍状物中间部分包括掺杂剂的鳍状物中间部分浓度，其小于所述鳍状物底部部分浓度并且大于所述鳍状物顶部部分浓度。11.根据权利要求1所述的装置，其中：所述鳍状物底部部分包括第一子部分和第二子部分，所述第二子部分在所述第一子部分下方；所述第一子部分包括所述掺杂剂的第一子部分浓度；以及所述第二子部分包括所述掺杂剂的第二子部分浓度，其小于所述第一子部分浓度。12.根据权利要求1所述的装置，其中：所述EPI层被包括在所述鳍状物顶部部分和所述鳍状物底部部分两者中；包括在所述鳍状物顶部部分中的所述EPI层具有比包括在所述鳍状物底部部分中的EPI层少的位错；以及所述鳍状物结构被包括在沟槽中，所述沟槽具有至少2:1的纵横比(高度：宽度)。13.根据权利要求1所述的装置，其中，所述鳍状物底部部分包括具有第一能量带隙的第一材料，并且所述鳍状物顶部部分包括具有第二能量带隙的第二材料，所述第二能量带隙低于所述第一能量带隙。14.根据权利要求1所述的装置，包括：在所述衬底上的附加鳍状物结构，所述附加鳍状物结构包括附加鳍状物顶部部分、附加鳍状物底部部分、包括与多数载流子相反的附加多数载流子的附加沟道、以及附加EPI层；以及附加绝缘层，所述附加绝缘层包括邻近所述附加鳍...

【专利技术属性】
技术研发人员：K·贾姆布纳坦，G·A·格拉斯，C·S·莫哈帕特拉，A·S·默西，S·M·塞亚，T·加尼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US