用于高吞吐量栅格器的方法和装置制造方法及图纸

描述了一种用于高吞吐量栅格器的装置和方法。例如，一种装置的一个实施例包括：块选择逻辑，所述块选择逻辑用于选择与图元的边缘相关联的多个像素块，所述多个像素块是基于具有在所述图元的内部和外部两者的样本的所述像素块而被选择的；以及边缘确定逻辑，所述边缘确定逻辑用于分析由所述块选择逻辑选择的所述多个像素块的样本并且响应性地生成对所述图元的每条边缘进行标识的数据；以及最终掩模确定逻辑，所述最终掩模确定逻辑用于对标识每条边缘的所述数据进行组合并且生成表示所述图元的最终掩模。

【技术实现步骤摘要】
【国外来华专利技术】用于高吞吐量栅格器的方法和装置
技术介绍
专利
本专利技术总体上涉及计算机处理器领域。更具体地，本专利技术涉及一种用于高吞吐量栅格器的装置和方法。相关技术的说明栅格化是图形处理单元(GPU)的关键任务，在所述图形处理单元中，采用向量图形格式描述的图像被转换成栅格器图像(例如，像素)以用于输出到显示设备上。栅格化通常需要确定图元(primitive)的一列点亮样本，这是必须高效完成以消耗最小电量的周期性任务。图形技术(诸如多样本抗混叠(anti-aliasing)(MSAA))需要处理相当大量的图形数据，而不会影响渲染时间。技术已经应用于此问题，但是贯穿可用的技术，使用当前的解决方案不足以支持新的和未来的需要。附图说明可结合以下附图从以下详细描述中获得对本专利技术的更好的理解，在附图中：图1是具有处理器的计算机系统的实施例的框图，所述处理器具有一个或多个处理器核以及图形处理器；图2是处理器的一个实施例的框图，所述处理器具有一个或多个处理器核、集成存储器控制器、以及集成图形处理器；图3是图形处理器的一个实施例的框图，所述图形处理器可以是分立式图形处理单元、或者可以是与多个处理核集成的图形处理器；图4是用于图形处理器的图形处理引擎的实施例的框图；图5是图形处理器的另一实施例的框图；图6是包括处理元件阵列的线程执行逻辑的框图；图7展示了根据实施例的图形处理器执行单元指令格式；图8是图形处理器的另一实施例的框图，所述图形处理器包括图形流水线、媒体流水线、显示引擎、线程执行逻辑、以及渲染输出流水线。图9A是框图，展示了根据实施例的图形处理器命令格式；图9B是框图，展示了根据实施例的图形处理器命令序列；图10展示了根据实施例的数据处理系统的示例性图形软件架构；图11展示了图形处理架构，在所述图形处理架构内，可以采用高吞吐量栅格器的一个实施例。图12至图13展示了在栅格化过程中可以如何处理图元以便确定边缘；图14展示了一种实现方式，在所述实现方式中，16×16像素被细分为跨多个处理阶段的更小的块；图15展示了一个实施例，在所述实施例中，对图元的每条边缘执行并行处理；图16展示了一个实施例的附加细节，在所述实施例中，对图元的每条边缘执行并行处理；图17展示了在本专利技术的一个实施例中用于执行更高效的栅格化的对称性；图18A至图18B展示了在本专利技术的一个实施例中采用的包括一组比较器的附加逻辑；图19展示了在本专利技术的一个实施例中用于执行更高效的栅格化的对称性的附加层；图20展示了在本专利技术的一个实施例中在像素级用于执行更高效的栅格化的对称性的附加层；以及图21展示了一种根据本专利技术的一个实施例的方法。具体实施方式在以下描述中，出于解释的目的，阐述了许多具体的细节以便提供对以下所述的本专利技术的实施例的透彻理解。然而，对于本领域技术人员而言，可以在不具有这些具体细节中的一些具体细节的情况下实践本专利技术的实施例将是明显的。在其他实例中，以框图的形式示出了公知的结构和设备以避免模糊本专利技术的实施例的基本原理。示例性图形处理器架构和数据类型系统概述图1是根据实施例的数据处理系统100的框图。数据处理系统100包括一个或多个处理器102以及一个或多个图形处理器108，并且可以是单处理器桌面系统、多处理器工作站系统、或具有大量处理器102或处理器核107的服务器系统。在一个实施例中，数据处理系统100是用于移动式、手持式、或嵌入式设备的片上系统(SoC)集成电路。数据处理系统100的实施例可包括或并入基于服务器的游戏平台、游戏控制台，包括游戏与媒体控制台、移动游戏控制台、手持式游戏控制台、或在线游戏控制台。在一些实施例中，数据处理系统100是移动设备、智能电话、平板计算设备或移动互联网设备。数据处理系统100还可包括可穿戴设备(诸如智能手表可穿戴设备、智能眼镜设备、增强现实设备、或虚拟现实设备)、与所述可穿戴设备耦合、或者集成在所述可穿戴设备中。在一些实施例中，数据处理系统100是电视或机顶盒设备，所述电视或机顶盒设备具有一个或多个处理器102以及由一个或多个图形处理器108生成的图形界面。在一些实施例中，所述一个或多个处理器102各自包括用于处理指令的一个或多个处理器核107，所述指令在被执行时执行系统和用户软件的操作。在一些实施例中，所述一个或多个处理器核107中的每个处理器核被配置成用于处理特定的指令集109。在一些实施例中，指令集109可以促进复杂指令集计算(CISC)、精简指令集计算(RISC)、或经由超长指令字(VLIW)的计算。多个处理器核107可以各自处理不同的指令集109，所述指令集可以包括用于促进对其他指令集进行仿真的指令。处理器核107还可以包括其他处理设备，如数字信号处理器(DSP)。在一些实施例中，处理器102包括高速缓存存储器104。取决于架构，处理器102可具有单个内部高速缓存或多级内部高速缓存。在一些实施例中，在处理器102的各部件之间共享所述高速缓存存储器。在一些实施例中，处理器102还使用外部高速缓存(例如，3级(L3)高速缓存或末级高速缓存(LLC))(未示出)，可以使用已知的高速缓存一致性技术在所述处理器核107之中共享所述外部高速缓存。寄存器文件106附加地包括在处理器102中，所述处理器可以包括用于存储不同类型数据的不同类型的寄存器(例如，整数寄存器、浮点寄存器、状态寄存器、和指令指针寄存器)。一些寄存器可以是通用寄存器，而其他寄存器可以专用于处理器102的设计。在一些实施例中，处理器102耦合至处理器总线110，所述处理器总线用于在处理器102与系统100内的其他部件之间传输数据信号。系统100使用示例性‘中枢’系统架构，包括存储器控制器中枢116和输入输出(I/O)控制器中枢130。存储器控制器中枢116促进存储器设备与系统100的其他部件之间的通信，而I/O控制器中枢(ICH)130经由本地I/O总线提供与I/O设备的连接。存储器设备120可以是动态随机存取存储器(DRAM)设备、静态随机存取存储器(SRAM)设备、闪存设备、或具有合适的性能用作处理存储器的某个其他存储器设备。存储器120可以存储数据122和指令121，以供在处理器102执行过程时使用。存储器控制器中枢116还与可选的外部图形处理器112耦合，所述可选的外部图形处理器可以与处理器102中与所述一个或多个图形处理器108通信，从而执行图形和媒体操作。在一些实施例中，ICH130使得外围部件经由高速I/O总线连接至存储器120和处理器102。I/O外围部件包括音频控制器146、固件接口128、无线收发器126(例如，Wi-Fi、蓝牙)、数据存储设备124(例如，硬盘驱动器、闪存等)、以及用于将传统(例如，个人系统2(PS/2))设备耦合至所述系统的传统I/O控制器。一个或多个通用串行总线(USB)控制器142连接输入设备，比如键盘和鼠标144组合。网络控制器134还可以耦合至ICH130。在一些实施例中，高性能网络控制器(未示出)耦合至处理器总线110。图2是处理器200的实施例的框图，所述处理器具有一个或多个处理器核202A-N、集成存储器控制器214、以及集成图形处理器208。图2的具有与此处任何其他附图中的元件相同的参考号(或名称本文档来自技高网...

【技术保护点】
一种装置，包括：块选择逻辑，所述块选择逻辑用于选择与图元的边缘相关联的多个像素块，所述多个像素块是基于具有在所述图元的内部和外部两者的样本的像素块而被选择的；以及边缘确定逻辑，所述边缘确定逻辑用于分析由所述块选择逻辑选择的所述多个像素块的样本并且响应性地生成对所述图元的每条边缘进行标识的数据；以及最终掩模确定逻辑，所述最终掩模确定逻辑用于组合对每条边缘进行标识的所述数据并且生成表示所述图元的最终掩模。

【技术特征摘要】
【国外来华专利技术】2014.12.23 US 14/581,7011.一种装置，包括：块选择逻辑，所述块选择逻辑用于选择与图元的边缘相关联的多个像素块，所述多个像素块是基于具有在所述图元的内部和外部两者的样本的像素块而被选择的；以及边缘确定逻辑，所述边缘确定逻辑用于分析由所述块选择逻辑选择的所述多个像素块的样本并且响应性地生成对所述图元的每条边缘进行标识的数据；以及最终掩模确定逻辑，所述最终掩模确定逻辑用于组合对每条边缘进行标识的所述数据并且生成表示所述图元的最终掩模。2.如权利要求1所述的装置，其中，由所述块选择逻辑选择的所述像素块包括4×4跨度。3.如权利要求2所述的装置，其中，所述块选择逻辑包括：第一跨度选择模块，所述第一跨度选择模块用于为第一边缘选择第一组跨度；第二跨度选择模块，所述第二跨度选择模块用于为第二边缘选择第二组跨度；第三跨度选择模块，所述第三跨度选择模块用于为第三边缘选择第三组跨度；以及第四跨度选择模块，所述第四跨度选择模块用于为第四边缘选择第四组跨度。4.如权利要求3所述的装置，其中，所述图元在包括16个4×4跨度的16×16像素块内被编码，所述第一、第二、第三、和第四组跨度选择逻辑从所述16个4×4跨度中进行选择。5.如权利要求3所述的装置，其中，所述边缘确定逻辑包括：第一边缘确定模块，所述第一边缘确定模块用于确定与所述第一组跨度相关联的第一边缘；第二边缘确定模块，所述第二边缘确定模块用于确定与所述第二组跨度相关联的第二边缘；第三边缘确定模块，所述第三边缘确定模块用于确定与所述第三组跨度相关联的第三边缘；以及第四边缘确定模块，所述第四边缘确定模块用于确定与所述第四组跨度相关联的第四边缘。6.如权利要求1所述的装置，其中，所述边缘确定逻辑进一步包括：多样本抗混叠(MSAA)逻辑，所述多样本抗混叠逻辑用于在标识所述图元的每条边缘时执行MSAA。7.如权利要求6所述的装置，其中，所述MSAA逻辑可配置成用于执行1x、2x、4x、8x、或16xMSAA。8.如权利要求1所述的装置，进一步包括：定界框逻辑，所述定界框逻辑用于为所述图元确定定界框，所述定界框逻辑用于生成对包含所述图元的矩形进行限定的数据，其中，所述定界框外部的任何样本都是空白的。9.如权利要求1所述的装置，其中，每个像素块包括4x4跨度，并且其中，所述块选择逻辑用于确定未包含所述图元的样本的空白跨度、具有来自所述图元的所有样本的完全覆盖跨度、以及包括在所述图元内部的样本以及在所述图元外部的样本的部分跨度。10.如权利要求1所述的装置，其中，所述块选择逻辑从16×16样本块中选择所述多个像素块，所述块选择逻辑用于利用所述16×16样本块内的对称性来减少选择所述多个像素块并标识每条边缘所需的比较操作的次数。11.如权利要求10所述的装置，其中，针对所述16×16样本块，每边缘需要12次比较操作来标识边缘。12.如权利要求11所述的装置，其中，使用以下等式来对所述边缘进行标识：L0(x,y)＝Lo16x16+ΔLx+ΔLy≥0，如果该等式≥0，则其标识在所述图元内部的样本，如果否，则标识在所述图元外部的样本。13.如权利要求12所述的装置，其中，在所述16×16样本块内，根据以下等式来减少所述比...

【专利技术属性】
技术研发人员：S·马余兰，T·A·皮萨，J·F·加西亚帕博，S·B·沙阿，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US