具有增大的栅‑漏电容的晶体管器件制造技术

本发明专利技术涉及具有增大的栅‑漏电容的晶体管器件。公开了一种晶体管器件。该晶体管器件包括：半导体本体，具有有源区和焊盘区；至少一个晶体管单元，包括通过栅电介质与本体区介质绝缘的栅电极，其中本体区布置在有源区中；电极层，布置在焊盘区上方并且通过另外的电介质与焊盘区介质绝缘；以及栅焊盘，布置在电极层上方并且电气连接到至少一个晶体管单元的栅电极和电极层。另外的电介质的厚度等于或小于栅电介质的厚度。

With the increasing transistor gate drain capacitance

The invention relates to a transistor gate drain capacitance of the. A transistor device is disclosed. The transistor device includes a semiconductor body having an active region and a pad region; at least one transistor includes a gate electrode, the gate dielectric and dielectric insulating body, wherein the body area is arranged in the active region; electrode layer is arranged in the pad region above and through other dielectric and dielectric insulation pad area; and a gate pad, arranged in the electrode layer and electrically connected to at least one transistor gate electrode and electrode layer. The thickness of the dielectric is equal to or less than the thickness of the gate dielectric.

【技术实现步骤摘要】
具有增大的栅-漏电容的晶体管器件
本公开大体涉及晶体管器件，特别涉及超结晶体管器件。
技术介绍
具有绝缘栅电极的场效应控制的晶体管器件被广泛地用作汽车、工业、家庭或消费者电子应用中的电子开关。这些晶体管器件有几伏特和几千伏之间的电压阻断能力。具有绝缘栅电极的场效应控制的晶体管器件包括第一掺杂类型（导电类型）的源区，其在与第一掺杂类型互补的第二掺杂类型的本体区中。第一导电类型的漂移区邻接本体区并且位于本体区与漏区之间。栅电极邻近本体区，通过栅电介质与本体区介质绝缘，并且用来控制源区和漂移区之间的本体区中的传导通道。这种类型的晶体管器件通常被称为MOS（金属氧化物半导体）晶体管器件，尽管栅电极未必包括金属并且栅电介质未必包括氧化物。MOS晶体管器件的示例包括MOSFET（金属氧化物场效应晶体管）和IGBT（绝缘栅双极型晶体管）。MOS晶体管器件的设计中的一个挑战是在给定电压阻断能力下实现低面积特定导通电阻（R0N·A）。该面积特定导通电阻是导通状态中的晶体管器件的欧姆电阻（R0N）与芯片面积（A）的乘积。随着面积特定导通电阻的改进，在给定导通电阻和给定电压阻断能力下，芯片面积（芯片尺寸）变得更小。芯片面积的减小还导致电容的减小，诸如栅-源电容和栅-漏电容。那些电容影响晶体管器件的切换速度。切换速度是晶体管器件从导通状态到关断状态以及在另一方向上切换得多快的度量。减小的电容使得晶体管器件切换得更快。晶体管器件的快速切换与跨晶体管器件的电压、跨晶体管器件所操作的负载的电压或者通过晶体管器件的电流的陡峭边缘相关联。那些陡峭边缘关于电磁干扰可能是关键的。因此，可能所期望的是在晶体管器件中具有低导通电阻以软化切换行为。
技术实现思路
一个示例涉及一种晶体管器件。该晶体管器件包括具有有源区和焊盘区的半导体本体、至少一个晶体管单元、电极层和栅焊盘。至少一个晶体管单元包括通过栅电介质与本体区介质绝缘的栅电极，其中本体区布置在有源区中。电极层布置在焊盘区上方并且通过另外的电介质与焊盘区介质绝缘。栅焊盘布置在电极层上方并且电气连接到电极层和至少一个晶体管单元的栅电极。另外的电介质的厚度等于或小于栅电介质的厚度。附图说明以下参照附图解释示例。附图用来图示某些原理，使得仅图示了对于理解这些原理所必要的方面。附图未必成比例。在附图中，相同参考符号表示同样特征。图1示出了根据一个示例的包括有源区和焊盘区的晶体管器件的竖直横截面视图；图2示出了根据一个示例的在图1中示出的类型的晶体管器件的水平横截面视图；图3示出了根据另一个示例的在图1中示出的类型的晶体管器件的水平横截面视图；图4A-4B示出了在图1中示出的类型的一个晶体管器件的区段的水平横截面视图；图5A-5B示出了在图1中示出的类型的晶体管器件的边缘区中的一个区段的水平横截面视图（图5A）和竖直横截面视图（图5B）；图6A-6B示出了在图1中示出的类型的一个晶体管器件的区段的水平横截面视图；图7-9示意性图示了根据不同示例的晶体管器件的有源区和焊盘区中的掺杂轮廓；图10示出了根据一个示例的焊盘区的一个区段的竖直横截面视图；图11示出了根据另一个示例的焊盘区的一个区段的竖直横截面视图；图12-15示出了在图11中示出的类型的焊盘区的不同示例的水平横截面视图；图16示出了根据另一个示例的焊盘区的竖直横截面视图；图17示出了在图16中示出的类型的焊盘区的水平横截面视图；图18示出了根据一个示例的焊盘区的水平横截面视图；以及图19示出了根据又一个示例的焊盘区的竖直横截面视图。具体实施方式在以下详细描述中，对附图进行参照。附图形成描述的部分并且通过图示的方式示出了其中可以实践本专利技术的特定实施例。要理解到，本文描述的各种实施例的特征可以彼此组合，除非另外特别指出。图1示出了根据一个示例的晶体管器件的一个区段的竖直横截面视图。晶体管器件包括具有有源区110和焊盘区120的半导体本体100。半导体本体100可以包括常规半导体材料，诸如例如硅（Si）、碳化硅（SiC）、氮化镓（GaN）、砷化镓（GaAs）等。在图1中，示出了有源区110的区段和焊盘区120的邻接区段。在有源区110中，晶体管器件包括具有栅电极41的至少一个晶体管单元，栅电极41通过栅电介质31与本体区21介质绝缘。本体区21是半导体本体100的有源区110中的掺杂半导体区。在图1中示出的示例中，栅电极布置在半导体本体100的第一表面101上方。然而，这仅仅是示例。根据另一个示例（未示出），栅电极是位于从第一表面延伸到半导体本体中的沟槽中的沟槽电极。参照图1，电极层42布置在半导体本体100的焊盘区120上方并且通过另外的电介质34与焊盘区120介质绝缘。在下文中，电极层42被称为焊盘电极并且另外的电介质层34被称为焊盘电介质。栅焊盘52布置在栅电极层42上方。栅焊盘52电气连接到焊盘电极层42和至少一个晶体管单元的栅电极41。那些连接仅示意性地被图示在图1中。以下进一步解释可以如何实现栅电极41与栅焊盘52之间以及栅焊盘层42与栅焊盘52之间的那些连接的示例。焊盘电介质34的厚度等于或小于栅电介质31的厚度。焊盘电介质34的厚度限定焊盘区120中的半导体本体100的第一表面101和焊盘电极层42之间的最短距离。栅电介质31的厚度限定栅电极41和本体区21之间的最短距离。在图1中示出的半导体器件还包括漂移区11。漂移区11邻接至少一个晶体管单元的本体区21并且与本体区21形成pn结。参照图1，漂移区11布置在有源区110和焊盘区120中。漂移区11布置在漏区13和至少一个晶体管单元的本体区21之间。漏区13可以邻接漂移区11（如示出）。根据另一个示例（未示出），具有与漂移区11相同的掺杂类型但是比漂移区11更高掺杂的场停止区布置在漂移区11和漏区13之间。此外，晶体管器件在有源区110中包括与漂移区11的掺杂类型互补的掺杂类型的至少一个补偿区22，并且可以在焊盘区120中包括与漂移区11的掺杂类型互补的掺杂类型的至少一个补偿区23。在下文中，有源区110中的补偿区22被称为第一类型补偿区，并且焊盘区120中的补偿区22被称为第二类型补偿区。根据一个示例，至少一个第一类型补偿区22邻接至少一个晶体管单元的本体区21。根据一个示例，晶体管器件包括多个晶体管单元，并且每一个晶体管单元包括邻接相应晶体管单元的本体区21的补偿区22。在作为与第一表面101垂直的方向的半导体本体100的竖直方向上，至少一个第一类型补偿区22和可选的至少一个第二类型补偿区23朝向漏区13延伸。根据一个示例，第一类型补偿区22和第二类型补偿区与漏区13间隔开，使得在漏区13与第一类型和第二类型补偿区22,23之间存在漂移区11的区段。参照图1，晶体管器件还包括源电极51。源电极51电气连接到至少一个晶体管单元的本体21和源区12。该源电极51形成源节点S或者电气连接到晶体管器件的源节点S。栅焊盘52形成栅节点G或者电气连接到晶体管器件的栅节点G。晶体管器件还包括电气连接到漏区13的漏节点D。电气连接到漏区13的漏电极可以形成漏节点D。然而，这样的漏电极未被明确示出在图1中。晶体管器件可以是n型晶体管器件或者p型晶体管器件。器件类型由源区12的掺杂类型限定本文档来自技高网...

【技术保护点】
一种晶体管器件，包括：半导体本体，具有有源区和焊盘区；至少一个晶体管单元，包括通过栅电介质与本体区介质绝缘的栅电极，其中本体区布置在有源区中；电极层，布置在焊盘区上方并且通过另外的电介质与焊盘区介质绝缘；以及栅焊盘，布置在电极层上方并且电气连接到至少一个晶体管单元的栅电极和电极层，其中另外的电介质的厚度等于或小于栅电介质的厚度。

【技术特征摘要】
2015.11.30 DE 102015120747.81.一种晶体管器件，包括：半导体本体，具有有源区和焊盘区；至少一个晶体管单元，包括通过栅电介质与本体区介质绝缘的栅电极，其中本体区布置在有源区中；电极层，布置在焊盘区上方并且通过另外的电介质与焊盘区介质绝缘；以及栅焊盘，布置在电极层上方并且电气连接到至少一个晶体管单元的栅电极和电极层，其中另外的电介质的厚度等于或小于栅电介质的厚度。2.权利要求1的晶体管器件，包括多个晶体管单元，每一个晶体管单元包括布置在半导体本体的有源区中的本体区。3.权利要求1或2的晶体管器件，还包括半导体本体的焊盘区和有源区中的漂移区，其中漂移区与至少一个晶体管器件的本体区形成pn结。4.权利要求3的晶体管器件，其中至少一个晶体管器件还包括通过本体区与漂移区分离的源区，以及通过漂移区与本体区分离的漏区。5.权利要求3或4的晶体管器件，还包括：有源区中的至少一个第一类型补偿区，其中至少一个第一类型补偿区邻接漂移区，并且具有与漂移区的掺杂类型互补的掺杂类型。6.权利要求5的晶体管器件，其中至少一个补偿区邻接至少一个晶体管单元的本体区。7.权利要求5或6的晶体管器件，还包括：焊盘区中的至少一个第二类型补偿区，其中至少一个第二类型补偿区邻接漂移区，并且具有与漂移区的掺杂类型互补的掺杂类型。8.权利要求7的晶体管器件，其中至少一个第二类型补偿区的形状和掺杂浓度等于至少一个第一类型补偿区的形状和掺杂浓度。9.权利要求7的晶体管器件，其中至少一个第二类型补偿区的掺杂浓度低于至少一个第一类型补偿区的掺杂浓度。10.权利要求9的晶体管器件，其中焊盘区的至少一个区段中的漂移区的掺杂浓度低于有源区中的漂移...

【专利技术属性】
技术研发人员：A马穆德，E维西诺巴斯克斯，A维尔梅罗特，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利,AT