芯片加密方法技术

本发明专利技术公开一种芯片加密方法，包括如下步骤：获取各个芯片的熔线值及修调值，并设置算法；将熔线值、修调值作为算法参数，并利用算法计算得出各个芯片的秘钥，各个芯片的秘钥唯一；将各个芯片的熔线值、修调值及秘钥均写入相应的芯片内。本发明专利技术所述的芯片加密方法，由于各个芯片的熔线值、修调值天然具有唯一性，因此能确保在批量生产时同一颗母体在不同的应用时或同一应用的不同芯片所采取的秘钥完全不同。即使攻击者破解一颗芯片，只能拿到该颗芯片的秘钥和应用，且只能复制该单颗芯片，若要进行批量破解，则要对批量芯片中的每个芯片分别进行破解，大大增加了破解者的成本及难度，就失去了破解的意义。从而最大限度上保护了使用者的知识产权。

Chip encryption method

The invention discloses a method of encryption chip, which comprises the following steps: acquiring each chip fuse value and repair value, and set the algorithm; will fuse, repair the value as the algorithm parameters, and calculated each chip using the secret key algorithm, each chip key only; will fuse each chip value, repair the secret key and value are written to the corresponding chip. The method of the invention comprises the encryption chip, because each chip fuse value, value of natural repair is unique, so it can ensure the completely different when in mass production with a parent or a different application in the same application different chip to the secret key. Even if the attacker cracked a chip, and the application of the secret key can only get the chip, and can only copy the single chip, to batch crack, then to each chip chip batch were cracked, greatly increasing the cost and difficulty of crack, crack will lose significance. Thus, the intellectual property right of the user is protected to the utmost extent.

【技术实现步骤摘要】
芯片加密方法
本专利技术涉及安全芯片
，具体涉及一种芯片加密方法。
技术介绍
随着SOC设计水平的提升和技术的进步，密码安全芯片已经发展成为功能齐全，软硬件结构复杂的嵌入式系统，但同时密码安全芯片却普遍存在安全问题，密码安全芯片涉及到密码算法、密钥等信息，攻击者可以对其读取、分析、解剖等攻击，如超高或超低时钟的频率攻击、物理探测攻击、能量攻击、侧信道攻击、DPA攻击等等，严重威胁了密码安全芯片的安全。现有的芯片通常采取固定的加密算法和秘钥，或者仅仅利用芯片的ID号来进行加密。在实际大批量生产中，破解者只需要破解同一个母体芯片或者通过软件修改去掉ID号的捆绑，便能获取使用该母体芯片采用的算法和秘钥，从而获取相应批次芯片秘钥。现有的密码安全加密芯片大多数采取的是内置安全加密算法，设计硬件AES模块、3DES加密算法模块等。设计使用同一的秘钥，将秘钥固化到芯片里。同一颗晶元母体（市面上有不同型号的SOC芯片，虽然封装不同、容量等略有差异，但设计时采用的仍然是同一颗晶元母体）由于在设计时已经固化，采用的是同一种加密算法和秘钥。然而在实际应用中，有可能同一颗晶元母体有着不同的应用，理论上同一颗晶元母体有着无数多个不同的应用。因此，攻击者只需要破解任意一颗母体，就可以很快得到使用该母体的任何应用。因此，现有技术存在的最大问题在于如果破解者破解其中的任意一颗母体芯片，则会轻松获取到使用该母体芯片的秘钥及应用，即破解该批次的芯片。对破解者来说，破解成本较低，安全性较低。
技术实现思路
为解决上述问题，本专利技术提供一种安全性高，破解成本高的芯片加密方法，该方法能使得各个芯片秘钥唯一。一种芯片加密方法，包括如下步骤获取各个芯片的熔线值及修调值，并设置算法；将熔线值、修调值作为算法参数，并利用算法计算得出各个芯片的秘钥，其中各个芯片的秘钥唯一；将各个芯片的熔线值、修调值及秘钥均写入相应的芯片内。优选地，所述修调值为在测试过程中各芯片的模拟电路的电流、电压或者电阻的修调值。优选地，所述模拟电路包括LDO、BRG或者OSC电路中的一种或者多种。优选地，所述熔线值为各芯片中熔丝的熔断值，在测试过程中获取该熔线值。优选地，芯片加密方法还包括如下步骤，在测试完成之后将熔丝熔断。在测试完成之后将熔丝熔断。优选地，各芯片的熔线值唯一。优选地，各芯片的修调值唯一。优选地，各芯片包括外部存储器及内部存储器，所述熔线值、修调值及秘钥存储于芯片的内部存储器中。优选地，所述内部存储器包括芯片内存及处理器的最后一级缓存，所外部存储器包括易失性存储及非易失性存储。优选地，所述算法为对称性算法、非对称算法、杂凑算法或者自定义算法中的一种或者多种。本专利技术的有益效果：与现有技术，本专利技术提供的一种芯片加密方法通过向各个芯片内部写入相应的芯片的修调值和熔线值，来调整芯片算法的参数。由于在实际生产过程中每个芯片的修调值和熔线值有略微的差异，通过把修调值和熔线值作为计算秘钥算法的参数写入到每个芯片内部。从而保证了每个芯片的秘钥唯一性，本专利技术提供的芯片加密方法操作简单且安全可靠。综上所述，应用本专利技术所述的芯片加密方法，能确保在批量生产时同一颗母体在不同的应用时或同一应用的不同芯片所采取的秘钥完全不同。本专利技术所述的芯片加密方法使得每个芯片的秘钥不同。大大增加了攻击者的成本及难度。即使攻击者破解一颗芯片，也只能拿到该颗芯片的秘钥和应用，只能复制该单颗芯片，若要进行批量破解，则需要对批量芯片中的每个芯片都进行破解，因此大大增加了破解者的成本及难度，这样也就失去了破解的意义。附图说明图1为本专利技术的实施例中一种芯片加密方法的流程图。具体实施方式下面，结合附图以及具体实施方式，对本专利技术做进一步描述：参照图1，本实施例中提供一种芯片加密方法，该方法包括如下步骤：步骤S1，获取各个芯片的熔线值（fuse值）及修调值（trim值），并设置算法。其中所述熔线值及修调值可通过外部设备进行测试或者计算得出，所述算法可根据实际需要设计。例如所述熔线值及修调值可通过测试的设备获取。该测试设备为已有设备，因此其功能及工作原理在本实施例中不予赘述。步骤S2，将熔线值、修调值作为算法参数，并利用算法计算得出各个芯片的秘钥，其中各个芯片的秘钥唯一。由于芯片在实际生产过程中通常会受到生产设备及生产环境的影响而导致每个芯片的熔线值及修调值都会与其他芯片的熔线值及修调值有一定的差别，因此将熔线值及修调值作为相应芯片秘钥算法的参数，可以使得每个芯片的秘钥均与其他芯片的秘钥不相同，即各个芯片的秘钥都是唯一的。所述生产环境可以是温度或者湿度等环境因素。步骤S3，将各个芯片的熔线值、修调值及秘钥均写入相应的芯片内。每个芯片内均可存储其自身的熔线值、修调值及与该两种值对应的秘钥。需要说明的是步骤S1、步骤S2、步骤S3的顺序并非固定。所述修调值为在测试过程中各芯片的模拟电路的电流、电压或者电阻的修调值。各个芯片在完成封装之后都需要对芯片的功能进行测试，例如CP测试(即中测)或者FT测试等其他功能测试等。所述模拟电路可以包括LDO（LowDropoutRegulator，低压差线性稳压器）、BGR(BandgapReferenceCircuits，频带间隙参考电路)或者OSC（震荡电路）电路中的一种或者多种。所述熔线值为芯片熔丝的熔断值，在测试过程中获取该熔线值。作为优选方案，为了提高芯片的安全性，芯片加密方法还可包括如下步骤S4：在测试完成之后将芯片的熔丝熔断，使得所述测试状态不可恢复。作为优选的方案，各芯片的熔线值唯一。作为另一优选的方案，各芯片的修调值唯一。可以理解为，所述每个芯片的熔线值与修调值至少有一个值是唯一的。熔线值及修调值是在芯片生产过程中产生的一种物理特性，由于生产环境和/或设备的因素影响，导致该两种值通常很难出现重复的，并且也很难通过某种规律计算或者推导出来，也就是说熔线值及修调值天然具有唯一性。因此利用该两个值作为参数计算出来的秘钥具有唯一性，所以即使破解了其中一个芯片的秘钥，也只能得出该芯片的秘钥及应用，并不能破解与该芯片相同批次的其他芯片，从而增加了破解芯片的难度。各芯片包括外部存储器及内部存储器。为了提高芯片的安全性，本实施例中将所述熔线值、修调值及秘钥存储于芯片的内部存储器中。所述内部存储器包括芯片内存及处理器的最后一级缓存，所外部存储器包括易失性存储及非易失性存储。为了进一步提高芯片的安全性，本专利技术的实施例中，可通过存储器乱址来对写入芯片的修调值、熔线值及秘钥。例如可通过对总线进行搅乱来实现存储器乱址存储法，例如对于一个N位的总线，可以有N的阶乘N!种方式排列，例如对应一个8位的总线可以有40320种排列方式，存储器乱址法则是可以采取其中任意一种排列方式进行排列即可，并且存储器乱址法排列的总线不再按照增加或者减少的顺序逐位排放。例如若按照顺序排放所需要存储的数据时，地址01存储修调值，地址02存储熔线值，而地址03存储秘钥，其他地址存储其他数据，在经过存储器乱址法（例如可采用映射函数进行计算）之后，地址03存储修调值，地址07存储熔线值，而地址05存储秘钥，其他地址存储其他数据。因此安全芯片破解者若不知道相关的乱址所采用的函数时，要发现存储器实际上是如何编址是十分困难的，从而可本文档来自技高网...

【技术保护点】
一种芯片加密方法，其特征在于，包括如下步骤：获取各个芯片的熔线值及修调值，并设置算法；将熔线值、修调值作为算法参数，并利用算法计算得出各个芯片的秘钥，其中各个芯片的秘钥唯一；将各个芯片的熔线值、修调值及秘钥均写入相应的芯片内。

【技术特征摘要】
1.一种芯片加密方法，其特征在于，包括如下步骤：获取各个芯片的熔线值及修调值，并设置算法；将熔线值、修调值作为算法参数，并利用算法计算得出各个芯片的秘钥，其中各个芯片的秘钥唯一；将各个芯片的熔线值、修调值及秘钥均写入相应的芯片内。2.根据权利要求1所述的芯片加密方法，其特征在于：所述修调值为在测试过程中各芯片的模拟电路的电流、电压或者电阻的修调值。3.根据权利要求2所述的芯片加密方法，其特征在于：所述模拟电路包括LDO、BRG或者OSC电路中的一种或者多种。4.根据权利要求1、2或3任一项所述的芯片加密方法，其特征在于：所述熔线值为各芯片中熔丝的熔断值，在测试过程中获取该熔线值。5.根据权利要求4所述的芯片加密方法，其特征在于：还...

【专利技术属性】
技术研发人员：段维虎，王波，毛宏程，
申请(专利权)人：广州小微电子技术有限公司，
类型：发明
国别省市：广东,44